用于具有锁存器及触发器的电路设计的扫描逻辑

摘要

本发明揭示一种用于扫描包含触发器及锁存器的电路的系统，其包含用于将触发器的输出与锁存器的输入耦合的多路复用器。所述多路复用器具有接收所述锁存器的输入信号的输入端及与所述触发器的输出耦合的另一输入端。所述系统进一步包含用于将所述第一多路复用器的输出与另一触发器的输入耦合的另一多路复用器。所述系统还包含用于控制多路复用器将测试数据加载到所述触发器中及从所述触发器加载到所述锁存器中的扫描逻辑。所述系统还包含用于将所述触发器及所述锁存器的输出传入到待测试的所述电路的部分中的扫描逻辑。