首页> 外国专利> Scan Logic For Circuit Designs With Latches And Flip-Flops

Scan Logic For Circuit Designs With Latches And Flip-Flops

机译:带有锁存器和触发器的电路设计的扫描逻辑

摘要

Embodiments of the present disclosure may include a system for scanning a circuit, the embodiments including flip-flops, latches interleaved between the flip-flops, multiplexers configured to propagate scan data between the flip-flops and latches, and scan logic configured to control the multiplexers to load test data into the flip-flops and latches. A first pair of latches are interleaved between a first pair of flip-flops.
机译:本公开的实施例可以包括用于扫描电路的系统,该实施例包括触发器,在触发器之间交错的锁存器,配置为在触发器和锁存器之间传播扫描数据的多路复用器以及配置为控制触发器的扫描逻辑。多路复用器将测试数据加载到触发器和锁存器中。在第一对触发器之间插入第一对锁存器。

著录项

  • 公开/公告号US2017329884A1

    专利类型

  • 公开/公告日2017-11-16

    原文格式PDF

  • 申请/专利权人 MICROCHIP TECHNOLOGY INCORPORATED;

    申请/专利号US201715667363

  • 发明设计人 ATHMANATHAN VAIDYANATHAN;

    申请日2017-08-02

  • 分类号G06F17/50;G01R31/317;G01R31/317;G01R31/3177;G01R31/317;

  • 国家 US

  • 入库时间 2022-08-21 13:02:55

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号