具有阵列式多层法拉第屏蔽环结构的LDMOS器件

摘要

本发明公开了一种具有阵列式多层法拉第屏蔽环结构的LDMOS器件，结构包括：P+衬底层、P‑外延层、P+注入层、P阱区、漂移区、栅下氧化层、栅极电极、源极电极、漏极电极、背面金属以及源极深槽互连金属；还包括至少三层的法拉利环屏蔽层，所述的法拉利环屏蔽层每层均为阵列式结构，且覆盖整个栅极电极并向源极和漏极延伸，各层法拉利环屏蔽层之间的阵列完全对齐。本发明能使栅下漏侧峰值电场得到更好的平坦化以及弱化；法拉第屏蔽环覆盖至源极一侧，在改善栅下漏侧峰值电场的同时，还可降低栅极漏电流，使器件可靠性得到提高，并且降低功耗；阵列式法拉第屏蔽环设计，在降低峰值电场的同时还有效提升器件的输出电流，提高器件的功率密度，降低功耗。