整流IC以及使用该整流IC的绝缘型开关电源

摘要

本发明提供一种整流IC以及使用该整流IC的绝缘型开关电源。整流IC将集成了第1晶体管的第1晶体管芯片、集成了第2晶体管的第2晶体管芯片和分别检测各晶体管的第1节点电压及第2节点电压来进行各晶体管的导通/截止控制的控制器芯片密封在单一封装中而形成，并作为绝缘型开关电源的二次侧整流单元发挥作用。

说明书

技术领域

本发明涉及整流IC以及使用该整流IC的绝缘型开关电源。

背景技术

以往，绝缘型开关电源用于所有领域(汽车领域、工业机械领域、消费领域等)。

此外，可以列举日本特开2008-067443号公报作为与上述相关的现有技术的一例。

图12是表示绝缘型开关电源的第1现有例的电路框图。本现有例的绝缘型开关电源100，可以一边将一次电路系统100p(GND1系统)与二次电路系统100s(GND2系统)之间进行电绝缘，一边从直流输入电压Vi生成直流输出电压Vo来提供给负载Z。

然而，在第1现有例的绝缘型开关电源100中，使用正向下降电压Vf大的二极管151以及152作为二次侧整流单元150，因此其转换效率还存在改善的余地。

图13是表示绝缘型开关电源的第2现有例的电路框图。在第2现有例的绝缘型开关电源200中，作为二次侧整流单元250，使用导通电阻值小的整流晶体管251以及252和进行其导通/截止控制的控制IC253代替之前的二极管151以及152，因此可以实现比第1现有例更高的转换效率。

然而，在第2现有例的绝缘型开关电源200中，在每次配合搭载其的应用的规格来选择最佳的整流晶体管251以及252时，需要用户自己进行与控制器IC252之间的匹配工作(栅极电阻值的调整工作等)，针对其便利性还存在改善的余地。另外，与第1现有例相比，零件个数增加，因此还存在导致电路面积增大、成本增加的问题。

发明内容

本说明书中所公开的发明，鉴于由本申请的发明者发现的上述问题，目的在于提供一种可以简单地提高绝缘型开关电源的转换效率的整流IC。

因此，设本说明书中所公开的整流IC是如下结构：将集成了第1晶体管的第1晶体管芯片、集成了第2晶体管的第2晶体管芯片以及分别检测各晶体管的第1节点电压与第2节点电压来进行各晶体管的导通/截止控制的控制器芯片密封在单一封装中而形成，并作为绝缘型开关电源的二次侧整流单元发挥作用。

此外，通过接下来对最佳方式的详细说明、与其有关的附图，可以使本发明的其他的特征、要素、步骤、优点以及特性变得更清楚。

附图说明

图1是表示绝缘型开关电源的整体结构的电路框图。

图2是晶体管芯片的平面图。

图3是晶体管芯片的α-α’截面图。

图4是表示引线框架的第1图案例的平面透视图。

图5是电源封装的正面立体图。

图6是电源封装的背面立体图。

图7是表示引线框架的第2图案例的平面透视图。

图8是表示绝缘型开关电源的第1变形例的电路框图。

图9是表示绝缘型开关电源的第2变形例的电路框图。

图10是表示引线框架的第3图案例的平面等效图。

图11是晶体管芯片的纵向截面图。

图12是表示绝缘型开关电源的第1现有例的电路框图。

图13是表示绝缘型开关电源的第2现有例的电路框图。

具体实施方式

＜绝缘型开关电源＞

图1是表示绝缘型开关电源的整体结构的框图。本图的绝缘型开关电源1是一边将一次电路系统1p(GND1系统)与二次电路系统1s(GND2系统)之间进行电绝缘，一边从直流输入电压Vi生成直流输出电压Vo来提供给负载Z的LLC谐振型的DC/DC转换器，具有变压器10、开关电路20、谐振电容器30、电源控制IC40、整流IC50、滤波电容器60以及输出反馈部70。

此外，在使用绝缘型开关电源1作为AC/DC转换器时，另外设计用于对交流输入电压Vac进行整流以及滤波来生成直流输入电压Vi的前级电路(二极管桥、功率因数改善电路等)即可。

变压器10包括设置在一次电路系统1p中的一次绕组11和设置在二次电路系统1s中并与一次绕组11磁耦合的二次绕组12。

一次绕组11的第1抽头T11连接到谐振电容器30的第1端。谐振电容器30的第2端连接到开关电路20的输出端(后述的开关元件21与开关元件22之间的连接节点)。一次绕组11的第2抽头T12连接到一次电路系统1p的接地端GND1。

二次绕组12的第1抽头T13与第2抽头T14分别经由整流IC50连接到二次电路系统1s的接地端GND2(负载Z的低电位端)。另一方面，二次绕组12的中央抽头T15连接到直流输出电压Vo的输出端(负载Z的高电位端)。

特别是在本结构例的绝缘型开关电源1中，使用具有漏电感11x的漏磁变压器或者谐振变压器作为变压器10。此外，在本图中，为了便于图示，将漏电感11x描绘为附于一次绕组11的第1抽头T11侧。

开关电路20包括串联连接到直流输入电压Vi的施加端与一次电路系统1p的接地端GND1之间的开关元件21以及22(在本图的例中都是NMOSFET)，并通过分别被导通/截止，来驱动流过变压器10的一次绕组11的一次电流I1。此外，开关元件21以及22可以作为集成元件被内置在电源控制IC40中，也可以作为分立元件外接在电源控制IC40上。

谐振电容器30与变压器10的一次绕组11以及漏电感11x一起形成LLC谐振电路。因此，伴随着作为变压器10使用漏磁变压器或谐振变压器，即使产生未从一次绕组11向二次绕组12提供的多余能量，也可以对其进行再生利用，因此不使绝缘型开关电源1的转换效率下降也行。

电源控制IC40根据反馈信号Sfb进行开关元件21以及22的导通/截止控制。本说明书中的“互补的”表述，除了开关元件21以及22的导通/截止完全相反的情况，还包括对开关元件21以及22的导通/截止转变定时赋予延迟的情况(设置了所谓的同时截止期间(死区时间)的情况)。此外，针对由电源控制IC40进行的输出反馈控制，应用已有的周知技术(电压模式控制方式、电流模式控制方式或者滞环控制方式等)即可，因此省略详细的说明。

整流IC50是作为绝缘型开关电源1的二次侧整流单元发挥作用的多芯片型的半导体集成电路装置。此外，针对整流IC50的结构以及动作，会在后面进行详细描述。

滤波电容器60并联连接到负载Z，并作为绝缘型开关电源1的二次侧滤波单元发挥作用。

输出反馈部70根据直流输出电压Vo生成反馈信号Sfb。此外，输出反馈部70的电路结构是任意的，但是一般是使用分流调节器和光电耦合器的结构或者是使用变压器10的辅助绕组的结构等。

在本结构例的绝缘型开关电源1中，如果在通过导通开关元件21并截止开关元件22，使一次电流I1经由第1电流路径(Vi→21→30→11x→11→GND1)流动中截止开关元件21，则一次绕组11与漏电感11x试图保持一次电流I1。此时，一次电流I1流过经由开关元件22的寄生二极管22D(未图示)的第2电流路径(22D→30→11x→11→22D)，因此成为开关元件22两端之间几乎没有施加电压的状态。因此，通过在保持该状态的期间导通开关元件22，可以显著减少在开关电路20中产生的开关损耗以及开关噪音。

＜整流IC＞

接着，一边参照图1，一边针对整流IC50的结构以及动作进行说明。本结构例的整流IC50是将晶体管芯片51以及52和控制器芯片52密封在单一封装中而形成的多芯片型的半导体集成电路装置。

另外，整流IC50具有外部端子T51～T55，作为用于建立与IC外部的电连接的单元。在整流IC50的外部，外部端子T51(相当于第1漏极端子)以及外部端子T52(相当于第2漏极端子)分别连接到二次绕组12的第1抽头T13以及第2抽头T14。另一方面，外部端子T53(相当于第1源极端子)以及外部端子T54(相当于第2源极端子)都连接到二次电路系统1s的接地端GND2，还作为整流IC50的接地端子(基准电位端子)发挥作用。另外，外部端子T55(相当于电源端子)连接到电源电压Vcc的施加端。

晶体管芯片51以及52分别是集成了整流晶体管(例如垂直型的NDMOSFET[N-channel type double-diffused metal oxide semiconductor field effecttransistor]，会在后面进行详细描述)的半导体芯片，也可以理解为整流晶体管本身。因此，在以下的说明中，有时将晶体管芯片51以及52称为“整流晶体管51以及52”。

整流晶体管51的漏极分别连接到外部端子T51与控制器芯片53的第1漏极电压检测焊盘。整流晶体管51的源极分别连接到外部端子T53与控制器芯片53的第1源极电压检测焊盘。整流晶体管51的栅极连接到控制器芯片53的第1栅极控制焊盘。

整流晶体管52的漏极分别连接到外部端子T52与控制器芯片53的第2漏极电压检测焊盘。整流晶体管52的源极分别连接到外部端子T54与控制器芯片53的第2源极电压检测焊盘。整流晶体管52的栅极连接到控制器芯片53的第2栅极控制焊盘。

控制器芯片53从外部端子T55接受电源电压Vcc(＞GND2)的供给来进行工作，检测整流晶体管51的漏极电压VD1与源极电压VS1以及整流晶体管52的漏极电压VD2与源极电压VS2，并进行整流晶体管51以及52的导通/截止控制。

具体而言，控制器芯片53以如下方式进行整流晶体管51的栅极控制：在漏极电压VD1比源极电压VS1低时(相当于图12中的二极管151的正向偏置时)导通整流晶体管51，在漏极电压VD1比源极电压VS1高时(相当于二极管151的反向偏置时)截止整流晶体管51。

另外，与上述同样地，控制器芯片53以如下方式进行整流晶体管52的栅极控制：在漏极电压VD2比源极电压VS2低时(相当于图12中的二极管152的正向偏置时)导通整流晶体管52，在漏极电压VD2比源极电压VS2高时(相当于二极管152的反向偏置时)截止整流晶体管52。

此外，当导通整流晶体管51并截止整流晶体管52时，二次电流I2经由Vo→T15→12→T13→T51→51→T53→GND2的电流路径进行流动。另一方面，当截止整流晶体管51并导通整流晶体管52时，二次电流I2经由Vo→T15→12→T14→T52→52→T54→GND2的电流路径进行流动。

如此，在本结构例的整流IC50中，使用导通电阻值小的整流晶体管51以及52作为二次侧整流单元，因此与使用整流二极管的现有结构(图12)相比，可以提高绝缘型开关电源1的转换效率。

另外，如果是本结构例的整流IC50，则可以由供应方预先完成晶体管芯片51以及52与控制器芯片53的匹配工作(栅极电阻值的调整工作等)。因此，用户只要配合搭载绝缘型开关电源1的应用的规格来选择最佳的整流IC50即可，非常易于使用。

另外，如果是本结构例的整流IC50，与使用分立整流晶体管和控制器IC的现有结构(图13)相比，零件个数减少，因此也可以实现电路面积的缩小、成本降低。另外，也易于主板上的元件布局、配线图案的设计

＜晶体管芯片＞

图2以及图3分别是晶体管芯片51的平面图以及α-α’截面图。集成在晶体管芯片51(例如3mm×3mm，包括划线宽度90μm)中的整流晶体管是垂直型NDMOSFET，在其正面侧如图2所示形成有2个源极焊盘51S(例如2400μm×900μm)和1个栅极焊盘51G(例如480μm×320μm)。此外，可以根据整流晶体管的电流能力、制造工艺规则等来适当调整源极焊盘51S以及栅极焊盘51G的各自的个数、尺寸以及配置布局。

另外，如图3所示，在晶体管芯片51中，在其硅基板上形成有单元部51a(厚度d51a＝270μm、150μm等各种)。在单元部51a中包括多个单位单元，通过并联连接它们，形成一个整流晶体管。此外，对于单位单元的构造，可以设为沟槽栅极型，也可以设为平面栅极型。特别是，如果是沟槽栅极型，则可以小型化单位单元，因此可以实现整流晶体管的低导通电阻化。

在单元部51a的正面，以覆盖各单位单元的栅极的方式形成有中间绝缘层51b(例如SiO₂层)。

在中间绝缘层51b的正面形成了在其平面视图中为矩形的金属层51c(相当于源极焊盘51S，厚度d51c＝4.2μm)。此外，作为金属层51c的材料，例如可以优选使用AlCu类合金。

在中间绝缘层51b与金属层51c的周围，以覆盖到金属层51c的正面外边缘部的方式形成有保护层51d(厚度d51d＝1.6μm)。也就是说，保护层51d在晶体管芯片51的平面视图中，以露出源极焊盘51S(以及栅极焊盘51G)的方式覆盖晶体管芯片51的正面(参照图2的阴影区域)。此外，作为保护层51d的材料，例如可以优选使用SiN。

另一方面，漏极电极51e被实心配线在单元部51a的背面。此外，漏极电极51e被设为按照从单元部51a侧开始的顺序层叠了Ti层51e1、Ni层51e2、Au层51e3、Ag层51e4的层状结构，最外层的Ag层51e4使用银膏或焊料被芯片焊接至引线框架。此外，各层的厚度d51e1～d51e4例如是70-600-70-300nm。

另外，晶体管芯片51以及52都是相同构造。因此，在与晶体管芯片51有关的上述说明中，如果将参照符号的一位数字从“1”替换成“2”，则可以理解为与晶体管芯片52有关的说明。

＜引线框架(第1图案例)＞

图4是表示整流IC50中的引线框架的第1图案例的平面透视图(电源封装的采用例)。如本图所示，整流IC50具有引线框架A1～A7与芯片焊盘A8。

引线框架A1以及A2分别作为之前的外部端子T51以及T52，从封装的第1端面向第1方向(朝向纸面上方)延伸。此外，引线框架A1以及A2比引线框架A3～A7的宽度更宽，并作为散热焊盘兼引线管脚从封装中露出(详细内容在后面进行描述)。

引线框架A3～A7分别从封装的第2端面(与第1端面相反侧的端面)向第2方向(朝向纸面下方)延伸。此外，引线框架A3～A5分别相当于之前的外部端子T53～T55。另外，引线框架A6以及A7分别是漏极电压VD1以及VD2的监视端子，并在整流IC50的外部连接到引线框架A1以及A2。

此外，当向整流IC50赋予追加功能时，如图中的虚线所示，也可以增设引线框架。

晶体管芯片51的背面(漏极电极)被芯片焊接到引线框架A1。同样地，晶体管芯片52的背面(漏极电极)被芯片焊接到引线框架A2。此外，理想的是，引线框架A1以及A2分别被形成为在收入封装的范围内具有尽量大的面积。通过设为像这样的结构，可以高效地散出在晶体管芯片51以及52中产生的热量。

另一方面，控制器芯片53被芯片焊接到与引线框架A1以及A2物理分离的芯片焊盘A8。通过设为像这样的结构，很难从晶体管芯片51以及52向控制器芯片53传播热量、噪音，因此可以提高整流IC50的可靠性。

在晶体管芯片51的源极焊盘51S与引线框架A3之间、晶体管芯片51的栅极焊盘51G与控制器芯片53的第1栅极控制焊盘52G1之间、控制器芯片53的第1源极电压检测焊盘53S1与引线框架A3之间以及控制器芯片53的第1漏极电压检测焊盘53D1与引线框架A6之间，分别铺设有1条或者多条电线W1～W4。

另外，在晶体管芯片52的源极焊盘52S与引线框架A4之间、晶体管芯片52的栅极焊盘52G与控制器芯片53的第2栅极控制焊盘52G2之间、控制器芯片53的第2源极电压检测焊盘53S2与引线框架A4之间以及控制器芯片53的第2漏极电压检测焊盘53D2与引线框架A7之间，分别铺设有1条或者多条电线W5～W8。

在控制器芯片53的电源焊盘53V与引线框架A5之间，还铺设有1条或者多条电线W9。此外，可以使用Cu、Al作为电线W1～W9的各自的材料。

＜封装＞

图5以及图6分别是电源封装的透视图(正面侧以及背面侧)。在电源封装X中，从第1端面向第1方向(朝向纸面上方)延伸出2条散热焊盘兼引线管脚X1以及X2，从第2端面(与第1端面相反侧的端面)向第2方向(朝向纸面下方)延伸出7条引线管脚X3。

散热焊盘兼引线管脚X1以及X2分别相当于安装晶体管芯片51以及52的上述的引线框架A1以及A2(图4)，并与电源封装X的背面设置在同一面，使得在电源封装X的背面侧至少露出一部分。如果是像这样的结构，可以提高晶体管芯片51以及52的散热性，因此不易产生整流IC50的热破坏、热失控。此外，散热焊盘兼引线管脚X1以及X2比引线管脚X3的宽度更宽，并对其延伸端角部(互不相邻的朝外的角部)进行了倒角加工。

另外，安装控制器芯片53的芯片焊盘A8(图4)也可以至少将其一部分作为散热焊盘X4从电源封装X的背面露出。如果是像这样的结构，不仅可以提高作为发热源的晶体管芯片51以及52的散热性，还可以提高易受热影响的控制器芯片53的散热性(乃至动作稳定性)。

当然，整流晶体管51以及52如之前所述，其导通电阻值小，与使用整流二极管的现有结构相比，自身的电力损耗较少。因此，通过流过晶体管芯片51以及52的电流，在晶体管芯片51以及52中的发热不会引起严重问题，可能不需要从封装中露出引线框架A1以及A2(或者芯片焊盘A8)来提高散热效果。在这种情况下，也可以使用背面不露出的通常的封装。

另一方面，引线管脚X3相当于之前的引线框架A3～A7(图4)，并进行弯曲加工以便在电源封装X的背面侧与散热焊盘兼引线管脚X1以及X2为同一面。

＜引线框架(第2图案例)＞

图7是表示整流IC50中的引线框架的第2图案例的平面透视图。第2图案例的整流IC50以之前的第1图案例(图4)为基础，分别具有进行整流晶体管51的导通/截止控制的控制器芯片53a和进行整流晶体管52的导通/截止控制的控制器芯片53b来代替进行整流晶体管51以及52双方的导通/截止控制的控制器芯片53。

另外，伴随控制器芯片53a以及53b的分离独立，整流IC50分别具有控制器芯片53a被芯片焊接的芯片焊盘A8a和控制器芯片53b被芯片焊接的芯片焊盘A8b来代替芯片焊盘A8。

此外，在控制器芯片53a以及53b各自的电源焊盘53V1以及53V2与引线框架A5之间，分别铺设有1条或者多条电线W9a以及W9b。

如果是像这样的结构，则可以电气分离芯片焊盘A8a以及A8b，因此可以分别独立地设定控制器芯片53a以及53b各自的接地电位(基准电位)。即不需要将整流IC50的接地端子(外部端子T53以及T54)连接到公共电位端，因此可以扩大整流IC50的应用对象。

以下，针对应用了第2图案例的整流IC50的绝缘型开关电源1进行详细地说明。

＜绝缘型开关电源(变形例)＞

图8是表示绝缘型开关电源的第1变形例的电路框图。在本变形例的绝缘型开关电源1中，通过应用第2图案例(图7)的整流IC50，二次电路系统1s从低端型(图1)变更为高端型。以下，以整流IC50周围的连接关系为中心，针对低端型(图1)与高端型(图8)的不同点进行说明。

在整流IC50的外部，外部端子T53(相当于第1源极端子)与外部端子T54(相当于第2源极端子)分别连接到二次绕组12的第1抽头T13以及第2抽头T14。此外，外部端子T53与T54还分别作为控制器芯片53a以及53b的接地端子(基准电位端子)发挥作用。另外，二次绕组12的中央抽头T15连接到二次电路系统1s的接地端GND2(负载Z的低电位端)。

另一方面，外部端子T51(相当于第1漏极端子)与外部端子T52(相当于第2漏极端子)都连接到直流输出电压Vo的输出端(负载Z的高电位端)。另外，外部端子T55(相当于电源端子)与图1同样，连接到电源电压Vcc的施加端。

此外，当二次电路系统1s是高端型时，在导通整流晶体管51并截止整流晶体管52时，二次电流I2经由12→T13→T53→51→T51→Vo→Z→GND2的电流路径进行流动。另一方面，在截止整流晶体管51并导通整流晶体管52时，二次电流I2经由12→T14→T54→52→T52→Vo→Z→GND2的电流路径进行流动。

如此，如果应用第2图案例(图7)的整流IC50，则在LLC谐振型的绝缘型开关电源1中，该二次电路系统1s可以从低端型(图1)变更为高端型(图8)。

图9是表示绝缘型开关电源的第2变形例的电路框图。在本变形例的绝缘型开关电源1中，通过应用第2图案例(图7)的整流IC50，一次电路系统1p以及二次电路系统1s从LLC谐振型(图1)变更为正激型。

在一次电路系统1p中，一次绕组11的第1抽头T11连接到直流输入电压Vi的输入端。一次绕组11的第2抽头T12经由输出晶体管81(在本图的例子中内置于电源控制IC80)连接到一次电路系统1p的接地端GND1。二次绕组12的第1抽头T13与第2抽头T14都经由整流IC50连接到输出电压Vo的输出端(负载Z的高电位端)。另外，二次绕组12的第2抽头T14还连接到二次电路系统1s的接地端GND2(负载Z的低电位端)。

电源控制IC80根据反馈信号Sfb使输出晶体管81导通/截止，由此控制流过变压器10的一次绕组11的一次电流I1。输出晶体管81可以作为集成元件内置于电源控制IC80，也可以作为分立元件外接于电源控制IC80。此外，针对由电源控制IC80进行的输出反馈控制，可以应用已有的周知技术(电压模式控制方式、电流模式控制方式或者滞环控制方式等)，因此省略详细的说明。

接下来，针对整流IC50周围的连接关系进行描述。外部端子T53(相当于第1源极端子)与外部端子T54(相当于第2源极端子)分别连接到二次绕组12的第1抽头T13以及第2抽头T14。此外，外部端子T53以及T54还分别作为控制器芯片53a以及53b的接地端子(基准电位端子)发挥作用。

另一方面，外部端子T51(相当于第1漏极端子)与外部端子T52(相当于第2漏极端子)都经由电感器90(扼流线圈)连接到直流输出电压Vo的输出端(负载Z的高电位端)。另外，外部端子T55(相当于电源端子)与图1同样，连接到电源电压Vcc的施加端。

在正激型的绝缘型开关电源1中，当导通整流晶体管51并截止整流晶体管52时，二次电流I2经由12→T13→T53→51→T51→90→Vo→Z→GND2的电流路径进行流动。另一方面，当截止整流晶体管51并导通整流晶体管52时，通过积蓄在电感器L1中的能量，二次电流I2经由12→T14→T54→52→T52→90→Vo→Z→GND2的电流路径进行流动。

如此，如果应用第2图案例(图7)的整流IC50，则绝缘型开关电源1也可以从LLC谐振型(图1或者图8)变更为正激型(图9)。

＜引线框架(第3图案例)＞

图10是表示整流IC50中的引线框架的第3图案例的平面透视图。第3图案例的整流IC50以先前的第1图案例(图4)为基础，增加了几处变更。另外，本图的平面透视图与之前的图4相比，是结合了实际机器的描绘。

首先，作为第1变更点，晶体管芯片51相对于第1图案例(图4)，以逆时针旋转了90度的状态被芯片焊接至引线框架A1。另外，晶体管芯片52相对于第1图案例(图4)，以顺时针旋转了90度的状态被芯片焊接至引线框架A2。

接下来，作为第2变更点，在晶体管芯片51的源极焊盘51S与引线框架A3之间以及晶体管芯片52的源极焊盘52S与引线框架A4之间分别铺设多条(在图示中是3条)电线W1以及W5。

＜晶体管芯片＞

图11是晶体管芯片51的纵向截面图。此外，晶体管芯片52与晶体管芯片51是相同结构，因此省略其说明。

如本图所示，集成于晶体管芯片51的MOSFET具有超结结构。更具体而言，晶体管芯片51包括n-型基极层501、p型柱层502、p型基极层503、n+型源极层504、栅极绝缘膜505、栅极电极506、源极电极507、n+型接触层508、漏极电极509以及陷阱能级区域510。在栅极电极506上配置有层间绝缘膜511。

在这里，源极电极507连接到之前的源极焊盘51S。栅极电极506以与源极电极507绝缘的状态连接到栅极焊盘51G。漏极电极509被芯片焊接至之前的引线框架A1。

n-型基极层501是注入了n型杂质的半导体层。详细地讲，是一边注入n型杂质一边外延成长出的n型外延层。作为n型杂质，可以使用P(磷)、As(砷)、SB(锑)等。

p型柱层502以及p型基极层503是注入了p型杂质的半导体层。详细地讲，是通过针对n-型基极层501离子注入(implant)p型杂质所形成的半导体层。作为p型杂质，可以使用B(硼)、Al(铝)、Ga(镓)等。

在晶体管芯片51的平面视图(以下，简称为“平面视图”)中，在周期性离散配置的多个区域中，在n-型基极层81的正面部选择性地形成p型基极层503。例如，在平面视图中，矩形图案的p型基极层503可以被配置为交错格子状。另外，例如在平面视图中，六角形图案的p型基极层503可以被配置为交错格子状。另外，例如在平面视图中，直线图案的p型基极层503可以被配置为条状。

包含各个p型基极层503以及其周围的n-型基极层501的区域形成单元512。即晶体管芯片51在平面视图中具有排列为格子状或者条状的大量(多个)单元512。这些单元512的间距P(单元宽度)是5.0μm～20μm。

p型柱层502被形成为与p型基极层503相连，在n-型基极层501中，向n-型基极层501的背面501a延伸直到比p型基极层503更深的位置。即，p型柱层502被形成为大致柱状或者层状。优选的是，从p型柱层502的底面502a到n-型基极层501的背面501a的n-型基极层501的厚度T是15μm以上。如果T≧15μm以上，则可以实现600V以上的耐压性能。p型柱层502的侧面502b(与n-型基极层501的界面)相对于周围的其他的p型柱层502的侧面502b，隔着n-型基极层501相对。

p型基极层503以及p型柱层502与n-型基极层501之间的界面是pn接合面，并形成有寄生二极管(体二极管)513。

n+型源极层504在平面视图中，形成于各单元512的p型基极层503的内方区域中。n+型源极层504在该区域中，选择性地形成在p型基极层503的正面部。也可以通过向p型基极层503选择性地离子注入n型杂质来形成n+型源极层504。n型杂质的例子如之前所述。n+型源极层504以位于距离p型基极层503与n-型基极层501之间的界面预定距离的内侧的方式形成于p型基极层503内。由此，在包括n-型基极层501以及p型基极层503等的半导体层的表层区域中，在n+型源极层504与n-型基极层501之间，插入p型基极层503的正面部，该插入的正面部提供沟道区域514。

n+型源极层504在平面视图中，在p型柱层502的侧面502b外侧的区域中，形成为环状或者直线状。沟道区域514根据n+型源极层504的形状，在平面视图中具有环状或者直线状。

栅极绝缘膜505被形成为至少覆盖沟道区域514中的p型基极层503的正面。在本图的例子中，栅极绝缘膜505被形成为覆盖n+型源极层504的一部分、沟道区域514以及n-型基极层501的正面。更确切地说，栅极绝缘膜505被形成为在各单元512的p型基极层503的中央区域以及与该区域相连的n+型源极层504的内缘区域具有开口的图案。此外，栅极绝缘膜505由例如氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铪薄膜、氧化铝薄膜或者氧化钽薄膜等构成。

栅极电极506被形成为经由栅极绝缘膜505与沟道区域514相对。栅极电极506由例如注入杂质来降低了电阻的多晶硅构成。在本图的例子中，栅极电极506被形成为与栅极绝缘膜505几乎相同的图案，并覆盖栅极绝缘膜505的正面。即，栅极电极506被配置在n+型源极层504的一部分、沟道区域514以及n-型基极层501的正面的上方。更确切地说，栅极电极506被形成为在各单元512的p型基极层503的中央区域以及与该区域相连的n+型源极层504的内缘区域具有开口的图案。即，栅极电极506被形成为共同控制多个单元512。由此，构成平面栅极结构。

层间绝缘膜511由例如氧化硅薄膜、氮化硅薄膜、TEOS(四乙氧基硅烷)等绝缘材料构成。层间绝缘膜511覆盖栅极电极506的上表面以及侧面，并形成为在各单元512的p型基极层503的中央区域以及与该区域相连的n+型源极层504的内缘区域具有接触孔515的图案。

源极电极507由铝、其他的金属构成。源极电极507被形成为覆盖层间绝缘膜511的正面并且被嵌入各单元512的接触孔515。由此，源极电极507欧姆连接到n+型源极层504。因此，源极电极507并联连接到多个单元512，并被构成为使流过多个单元512的全部电流流过。另外，源极电极507经由接触孔515欧姆连接到各单元512的p型基极层503，并稳定p型基极层503的电位。

在n-型基极层501的背面501a附近(背面部)跨越背面501a整体形成了n+型接触层508。以相对于p型柱层502的底面502a空出间隔的深度形成n+型接触层508p。由此，n-型基极层501插入p型柱层502与n+型接触层508之间。

由铝、其他的金属形成漏极电极509。漏极电极509在n-型基极层501的背面501a被形成为与n+型接触层508接触。由此，漏极电极509并联连接到多个单元512，并被构成为使流过多个单元512的全部电流流过。在本图的例子中，在n-型基极层501的背面501a附近形成n+型接触层508，因此可以使漏极电极509相对于n-型基极层501良好地欧姆接触。

设漏极电极509为高电位侧、源极电极507为低电位侧，如果在源极电极507以及漏极电极509之间连接直流电源，则对寄生二极管513赋予反向偏置。此时，如果对栅极电极506赋予比预定的阈值电压更低的控制电压，则在漏极-源极间不形成任何电流路径。即，晶体管芯片51成为截止状态。另一方面，如果对栅极电极506赋予阈值电压以上的控制电压，则在沟道区域514的正面吸引电子来形成反转层(沟道)。由此，n+型源极层504与n-型基极层501之间导通。即，从源极电极507，按照n+型源极层504、沟道区域514的反转层、n-型基极层501的顺序，形成直到漏极电极509的电流路径。即晶体管芯片51成为导通状态。

如此，与p型基极层503相连的p型柱层502向着n-型基极层501的背面501a延伸，构成超结结构的MOSFET。

＜其他的变形例＞

除了上述实施方式，本说明书中所公开的各种各样的技术特征还可以在不脱离其技术的创作主旨的范围内增加各种各样的变更。也就是说，应当认为上述实施方式在任意角度都是示例而不是限制性的内容，本发明的技术范围由请求专利保护的范围而不是上述实施方式的说明所表示的，应当理解为包括属于与请求专利保护的范围同等的意思以及范围内的全部变更。

＜工业上的可利用性＞

本说明书中所公开的发明可以用于在所有领域(汽车领域、工业机械领域、消费领域等)使用的绝缘型开关电源。