一种扩散阻挡层制备方法及铜互连结构

摘要

本发明涉及一种扩散阻挡层制备方法及铜互连结构，所述制备方法包括以下步骤：在低k电介质层上沉积钼金属层，其中所述低k电介质层形成在硅片上，所述钼金属层的厚度为3‑5nm；对沉积的钼金属层进行退火处理，形成扩散阻挡层。本发明通过沉积钼金属层并进行退火处理，能够获得比现有技术更薄的扩散阻挡层，进一步降低了RC迟滞效应。

说明书

技术领域

本发明涉及半导体制造技术领域，更具体地涉及一种扩散阻挡层制备方法及铜互连结构。

背景技术

随着集成电路技术的进步，越来越多的人将目光投向低介电常数材料在超大规模集成电路(ULSI，Ultra Large-Scale Integrated circuit)中的应用。现代先进的超大规模集成电路器件的互连结构包括作为绝缘体的多孔低k电介质以及作为导体的铜(Cu)。然而，电应力下的Cu⁺容易扩散到低k电介质中从而破坏ULSI性能。因此，必须利用金属阻挡层将Cu线与低k电介质隔离开，即用金属阻挡层来防止Cu扩散到低k材料，如图1所示。在金属线(Cu线)间金属阻挡层隔离金属线的同时，用层间电介质(ILD)隔离不同的金属化能级。与Al/SiO₂互连相比，Cu/低k互连结构能降低互连中的阻容迟滞(即RC迟滞，R为电阻，C为电容)。这是通过进一步降低了低k电介质的介电常数并降低了金属(Cu)的电阻系数实现的。降低低k材料的介电常数的一种方法为在介电材料内部制造空隙，以降低材料的分子密度，因此减小薄膜密度的重要途径就是在薄膜中引入孔隙。另一方面，可以将金属阻挡层制备得足够薄来减少他们对Cu/低k的RC迟滞效应的影响。

然而，制备非常薄的金属阻挡层并不容易，尤其是在互连结构中采用超低k材料的情况下，这是因为随着k值的降低，多孔超低k材料的孔径增加(孔隙度增加)。而阻挡层的厚度必须要比超低k材料的孔径厚几倍以能够盖住低k材料的孔。因此目前难以制备出足够薄的金属阻挡层。

发明内容

为了解决现有技术中存在的问题，本发明的目的在于提供一种扩散阻挡层制备方法及铜互连结构。

根据本发明的一个方面，提供的一种扩散阻挡层制备方法包括如下步骤：

在低k电介质层的沟槽内沉积钼金属层，其中所述低k电介质层形成在硅片上，所述钼金属层的厚度为3-5nm；

对沉积的钼金属层进行退火处理，形成扩散阻挡层。

在一实施例中，所述低k电介质层为采用等离子化学气相沉积形成的无机硅薄膜，所述无机硅薄膜的孔隙率为30％，孔隙半径大致为1纳米。

在一实施例中，所述低k电介质层的k值为2.2-4。

在一实施例中，所述钼金属层是利用物理气相沉积PVD工艺采用直流溅射方法沉积的，沉积条件为：沉积气氛为氩气气氛；衬底压强为5×10^-5Pa，压力为2.2×10^-1Pa的氩气流量10sccm；当沉积功率为120W时，金属Mo的沉积速率约为3.3nm/min；沉积时间为200s。

在一实施例中，退火温度为250-400℃，退火时间为30秒钟-5分钟。

在一实施例中，所述方法还包括：将退火后的样品放置3-10天时间，并再次进行退火处理。

根据本发明的另一个方面，提供了一种铜互连结构，该铜互连结构包括：

硅片；

形成在硅片上的低k电介质层，所述低k电介质层具有沟槽；

利用如前所述的方法在低k电介质的沟槽内制备的扩散阻挡层；以及形成在所述扩散阻挡层上的铜互连。

在一实施例中，该铜互连结构还包括：形成在铜互连上的层间电介质。

本发明通过沉积钼金属层并进行退火处理，能够获得比现有技术更薄的扩散阻挡层，进一步降低了RC迟滞效应。

本发明的附加优点、目的，以及特征将在下面的描述中将部分地加以阐述，且将对于本领域普通技术人员在研究下文后部分地变得明显，或者可以根据本发明的实践而获知。本发明的目的和其它优点可以通过在书面说明及其权利要求书以及附图中具体指出的结构实现到并获得。

本领域技术人员将会理解的是，能够用本发明实现的目的和优点不限于以上具体所述，并且根据以下详细说明将更清楚地理解本发明能够实现的上述和其他目的。

附图说明

参照以下附图，将更好地理解本发明的许多方面。附图中：

图1为现有的铜互连结构；

图2为本发明一实施例中的扩散阻挡层制备方法；

图3为本发明另一实施例中的扩散阻挡层制备方法；

图4为对样品进行退火前、退火后、以及将退火后的样品放置一周后进行椭偏实验检测的椭偏参数Δ的实验数据示例；

图5为对样品进行退火前、退火后、以及将退火后的样品放置一周后进行椭偏实验检测的椭偏参数φ的实验数据示例。

具体实施方式

下面，对本发明的优选实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明的技术精神及其主要操作不限于这些实施方式。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

本发明还要强调的是，术语“包括/包含”在本文使用时指特征、步骤或组成部分的存在，但并不排除一个或更多个其它特征、步骤或组成部分的存在或附加。

此外，本发明还要强调的是，本申请中描述一个组成部分在另一组成部分上并不意味着这两个组成部分之间没有其他组成部分。

本发明中，将介电常数k小于4的电介质都称为低k电介质，低k电介质当然也包括超低k(k＜2)电介质。

由于Cu在硅中具有高的扩散率，它可以产生深陷阱状态或聚集短路，因此，金属阻挡层必须防止Cu扩散到周围的低k电介质和硅中。铜互连需要完全嵌入的阻挡层，它除了直接的阻挡功能，还须满足一些其他要求，如保证充分的机械稳定性和电介质和导体之间的附着力。阻挡层-互连结构的基本要求之一是具有尽可能低的电阻率和周围材料具有低介电常数。通常情况下，扩散阻挡层上使用的互连金属具有最高的介电常数，而覆盖的Cu线侧壁的金属扩散阻挡层具有比铜更高的电阻率。因此，减小金属阻挡层厚度来减少总互连结构的RC值是很重要的。这又存在与超低k电介质孔径的增加的矛盾：大孔径明显要求更厚的阻挡层。可以想象，在低k电介质具有2-3纳米的孔隙半径的情况下，沉积1纳米厚的阻挡层永远无法关闭这些孔隙。如果低k电介质有空隙，氧气和水分子会扩散通过低k毛孔阻挡层或者在铜界面形成铜离子。在电应力作用下，它们是最活跃的扩散材料。

因为铜表面氧化层的灵敏度高，金属阻挡层通常采用金属氮化物或纯金属。目前工业应用中是使用TaN/Ta作为扩散阻挡层。当前，22纳米技术节点的金属阻挡层厚度约为3-5nm。7-10纳米技术节点的阻挡层厚度需要更厚，因为低k电介质的孔隙半径大约1nm左右，除非低k电介质具有更小的孔隙半径。

因此，目前，在7-10纳米技术节点上，使用TaN/Ta等作为扩散阻挡层已经难于制备出足够薄(超薄)的TaN/Ta的薄膜阻挡层，因此，进一步降低RC迟滞变得越发困难。

针对上述难题，本发明的发明人经过不懈努力，提供了一种新的制备扩散阻挡层的方法，制备出了一种超薄的金属阻挡层，从而提供了一种能够显著降低RC迟滞的铜互连结构。

图2示出了本发明实施例中的扩散阻挡层制备方法，如图2所示，该方法包括如下步骤：

步骤S210，在低k电介质层上沉积钼(Mo)金属层。

和Cu相比，Mo具有显着较高的电阻率，且Mo的氧化物会增加其电阻率。在本发明中，我们使用Mo层做薄的扩散阻挡层，以致于其电阻率的变化基本不会影响的铜-钼结构的电阻率。

作为一个示例，本发明在具有约30％的孔隙度且孔径约1nm(0.97nm)的低k(k值约2.3)电介质上采用物理气相沉积(PVD)工艺沉积了3nm厚度的钼膜作为金属扩散阻挡层(简称扩散阻挡层或金属阻挡层)。其中，低k电介质可以形成在硅片上。例如，低k电介质可以是采用等离子化学气相沉积(PECVD)沉积的标准无机硅薄膜，膜的k值约2.3，膜的孔隙率约30％。但本发明本不限于此，还可以为用其他方法制备的低k电介质或是其他材料的低k电介质。

作为示例，金属扩散阻挡层利用PVD工艺用直流溅射方法来沉积，沉积工艺中采用的参数例如如下：沉积气氛为氩气气氛，沉积室压强为5×10^-5Pa，沉积期间沉积室中以10sccm的流量充入压强为2.2×10^-1Pa的氩气，当沉积功率为120W时，金属Mo的沉积速率约为3.3nm/min，沉积温度可以为室温，沉积时间例如为200秒(s)。这些沉积参数仅为示例，本发明也并不限于给出的这些参数，可以合理的变换或调节沉积参数(沉积速率、氩气流量、真空度和沉积时间等等)，来得想要的厚度(如3-5nm)的Mo薄膜。

由于PVD技术是一种成熟的现有技术，在此不再赘述。

在下面通过实验检测了沉积后得到的Mo膜的阻挡能力。

步骤S230，对沉积后得到的Mo膜进行退火处理。

作为示例，可在250℃的温度下使Mo膜退火30秒钟。该参数仅为示例，退火温度和退火时间都可以调节，优选地，退火温度可选择在250-400摄氏度范围，退火时间在30秒-5分钟之间。

另选地，如图3所示，本发明的方法还可包括以下步骤：

步骤S250，将沉积了Mo膜的样品放置预定时间，如3-10天时间。

作为示例，将沉积了Mo膜的样品放置1周，但并不限于此。

步骤S270，放置预定时间后，可进一步对样品进行再次退火处理。

为了验证退火前、退火后以及放置一周后膜层(阻挡层)的阻挡能力，本发明根据阻挡层在庚烷蒸汽的吸附情况(模仿中性分子扩散)，使用椭圆偏振仪(简称椭偏仪)通过椭圆偏振法来评估阻挡层的阻挡性能。椭圆偏振法通过两个物理量φ和Δ来描述反射光偏振态的变化，由于椭圆偏振法已经是广泛应用于光学、半导体、生物、医学等诸方面的检测方法，再次不再赘述其检测原理和φ和Δ的获得过程。

评估过程如下：

样品包含形成在硅片上的多孔低k膜以及沉积在多孔低k膜上的扩散阻挡层。将样品放置于椭偏桌上，并将有机溶剂(如正庚烷)注射到样品表面。有机溶剂的蒸气压应足以使得有机溶剂在室温下被压缩到孔中。如果样品不具有阻挡层且孔是开放的，则椭偏特性的变化能够测量低k膜的孔隙度以及孔的大小。如果在低k电介质上沉积了完全致密的阻挡层，则观察不到椭偏特性的变化，这是因为阻挡层不允许整齐分子渗入到低k材料的孔中。

图4所示为对样品进行退火前、退火后、以及将退火后的样品放置一周后进行椭偏实验检测的椭偏参数Δ的实验数据示例。图4为对样品进行退火前、退火后、以及将退火后的样品放置一周后进行椭偏实验检测的椭偏参数φ的实验数据示例。具体地，图4中，1-Δ-before/after是第一次实验所测量的Δ值，其中，1-Δ-before是退火前所测量的Δ值，1-Δ-after是退火后所测量的Δ值。2-Δ-before/after是第二次实验所测量的Δ值，即沉积有Mo阻挡层的硅片经过一周之后所测量的Δ值，其中，2-Δ-before是放置一周后再次退火前所测量的Δ值，2-Δ-after是放置一周并再次退火后所测量的Δ值。图5中，是第一次实验所测量的值，其中，是退火前所测量的值，是退火后所测量的值。是第二次实验所测量的值，即沉积有Mo阻挡层的硅片经过一周之后所测量的值，其中，是放置一周后再次退火前所测量的值，是放置一周并再次退火后所测量的值。

在本发明中，对于退火之前的样品的阻挡层，在低k膜上沉积3nm厚的钼膜后，在椭偏测试中，正庚烷气压会从0增加到饱和(P/P₀＝1)，接着降回至零。将样品暴露于正庚烷蒸气中能清楚验证出阻挡层不连续(吸附期间椭偏特性的变化)，参见图4中的“1-Δ-before”曲线。图4中，Δ值形成的曲线越平滑，说明阻挡层的阻挡效果越好，没有正庚烷浸入低k层。1-Δ-before这个曲线是因为阻挡层或者低k电介质里面吸附了一些水分，所以在进行吸附脱附期间有正庚烷进入低k电介质层，导致曲线凹凸不平。

对未退火样品的椭偏测试中椭偏参数Δ和φ示出了显著的变化，这说明阻挡层不连续并且蒸气进入到了低k材料中。

对于在低k膜上沉积了3nm厚的钼膜、又在250℃的温度下退火30秒钟后得到的样品的阻挡层，可以看到，在相同正庚烷蒸气循环气氛下，椭偏角变得小了很多(图4中的“1-Δ-after”曲线)。因此，正庚烷蒸气到低k材料中的渗入显著降低。

此外，进一步将退火后的样品存放在空气中一周时间之后，进行椭偏测试，结果显示进一步降低了正庚烷渗透(“2-Δ-before”曲线)，这说明沉积的阻挡层有效封住了低k膜的孔。

此后，进一步的退火并不会改变椭偏角的行为(“2-Δ-after”曲线)。通过上面的实验观察到的现象说明了：仅沉积Mo层不足以封住低k膜的孔。3nm厚的钼膜经进一步退火之后被氧化，形成的氧化物增加了膜体积，由此能够完全封住低k材料的这些孔。

由此可见，基于图2和图3的扩散阻挡层制备方法制备出的扩散阻挡层不仅足够薄，能够做到3nm的厚度甚至3nm以下，而且具有足够高的阻挡能力，能够完全封住低k材料的孔。这是现有技术中的TaN/Ta扩散阻挡层所不能实现的。

相应地，本发明还提供一种具有按如上方式制备的扩散阻挡层铜互连结构，该铜互连结构可包括：

硅片；

形成在硅片上的低k电介质层，该低k电介质层具有沟槽；

利用前述方法在低k电介质层的沟槽内制备的扩散阻挡层；以及

形成在扩散阻挡层上的铜互连。

进一步地，该铜互连结构还包括：形成在铜互连上的层间电介质。

本发明通过沉积钼金属层并进行退火处理，能够获得比现有技术更薄的扩散阻挡层，进一步降低了铜互连结构的RC迟滞效应。

本发明不仅适用于采用k为2.3左右的低k电介质的铜互连结构，同样适用于其他取值的低k或超低k电介质，相比于现有技术，同样能降低扩散阻挡层的膜厚从而降低RC迟滞效应。

本发明中，针对一个实施方式描述和/或例示的特征，可以在一个或更多个其它实施方式中以相同方式或以类似方式使用，和/或与其他实施方式的特征相结合或代替其他实施方式的特征。

需要说明的是，上述实施例仅为说明本发明而非限制本发明的专利范围，任何基于本发明的等同变换技术，均应在本发明的专利保护范围内。