六输入端组合逻辑电路的晶体管级实现方案的电路

摘要

本发明公开了一种六输入端组合逻辑电路的晶体管级实现方案的电路，其包括第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管等，第一三极管漏极与第二三极管漏极相连，第二三极管漏极与第三三极管漏极相连，第三三极管漏极与第四三极管漏极相连，第一三极管源极与第二三极管源极相连，第二三极管源极与第六三极管源极相连等。本发明能够通过削减晶体管数目来实现，达到了降低晶体管数目的目的，最终实现了达到同样的逻辑功能所占用的硅片面积的大幅削减的目的。