机译:基于浮栅MOS传输晶体管逻辑的完全并行最近图形匹配的存储逻辑VLSI电路
机译:VLSI电路中逻辑串扰故障的测试模式生成
机译:组合VLSI电路的高功率测试矢量集的生成
机译:用于MOS VLSI组合逻辑电路晶体管电平的测试生成
机译:测试从晶体管网络到门级设计的异步逻辑电路
机译:基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
机译:基于时间逻辑的顺序VLSI电路的分层测试生成
机译:定制LsI / VLsI电路的测试和可测试性的最新评估。第四卷。测试生成