首页> 外国专利> Circuit arrangement for balancing of a push-pull output stage of the invention, the output stage transistors complementary protudes

Circuit arrangement for balancing of a push-pull output stage of the invention, the output stage transistors complementary protudes

机译:用于平衡本发明的推挽输出级的电路装置,该输出级晶体管互补方案

摘要

机译:

著录项

  • 公开/公告号DE1232208B

    专利类型

  • 公开/公告日1967-01-12

    原文格式PDF

  • 申请/专利权人 SIEMENS AG;

    申请/专利号DE1965S099289

  • 发明设计人 HOERSTEN HANS J V;

    申请日1965-09-07

  • 分类号H03F3/30;

  • 国家 DE

  • 入库时间 2022-08-23 14:12:52

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号