具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法

摘要

本文中揭示具有堆叠于经分割逻辑裸片之间的存储器裸片的堆叠式半导体裸片组合件以及相关联系统及方法。在一个实施例中，半导体裸片组合件可包含第一逻辑裸片、第二逻辑裸片及界定外壳的导热壳体。所述存储器裸片堆叠可安置于所述外壳内及所述第一逻辑裸片与所述第二逻辑裸片之间。

说明书

技术领域

所揭示实施例涉及半导体裸片组合件且涉及管理这些组合件内的热。特定来说，本发明技术涉及具有堆叠于经分割逻辑裸片之间的存储器裸片的裸片组合件。

背景技术

包含存储器芯片、微处理器芯片及成像器芯片的封装式半导体裸片通常包含安装于衬底上且包封于塑料保护覆盖物中的半导体裸片。裸片包含功能特征，例如存储器单元、处理器电路及成像器装置以及电连接到所述功能特征的接合垫。接合垫可电连接到保护覆盖物外部的端子以允许裸片连接到较高级电路。

半导体制造商不断减小裸片封装的大小以装配在电子装置的空间约束内，同时还增加每一封装的功能能力以满足操作参数。用于在基本上不增加由封装覆盖的表面积(即，封装的“占用面积”)的情况下增加半导体封装的处理能力的一种方法是在单个封装中在彼此的顶部上垂直堆叠多个半导体裸片。此类垂直堆叠的封装中的裸片可通过使用穿硅导通体(TSV)将个别裸片的接合垫与邻近裸片的接合垫电耦合来互连。

由垂直堆叠的裸片封装中的个别裸片产生的热难以耗散，此增加个别裸片、其间的结及作为整体的封装的操作温度。在许多类型的装置中且尤其在封装中的裸片的密度增加时，此可致使堆叠裸片达到超过其最大操作温度(T_max)的温度。

附图说明

图1是根据本发明技术的实施例配置的半导体裸片组合件的横截面图。

图2A是图解说明HMC组合件在操作期间的温度量变曲线的等角视图，且图2B是图解说明根据本发明技术的实施例的HMC组合件的温度量变曲线的等角视图。

图2C是图解说明根据本发明技术的另一实施例配置的半导体裸片组合件的等角视图。

图3是根据本发明技术的另一实施例配置的半导体裸片组合件的横截面图。

图4是根据本发明技术的实施例配置的具有集成电路组件的半导体裸片组合件的示意图。

图5是图解说明根据本发明技术的实施例的用于操作半导体裸片组合件的方法的流程图。

图6是根据本发明技术的另一实施例配置的半导体裸片组合件的横截面图。

图7是根据本发明技术的实施例配置的包含半导体裸片组合件的系统的示意图。

具体实施方式

下文描述具有堆叠于经分割逻辑裸片之间的存储器裸片的堆叠式半导体裸片组合件以及相关联系统及方法的数个实施例的特定细节。术语“半导体裸片”通常是指具有集成电路或组件、数据存储元件、处理组件及/或制造于半导体衬底上的其它特征的裸片。举例来说，半导体裸片可包含集成电路存储器及/或逻辑电路。半导体裸片及/或半导体裸片封装中的其它特征据称可彼此“热接触”(如果两个结构可通过热来交换能量的话)。相关领域的技术人员还将理解，本技术可具有额外实施例，且可在无下文参考图1到7所描述的实施例的数个细节的情况下实践本技术。

如本文中所使用，术语“垂直”、“横向”、“上部”及“下部”可是指鉴于图中所展示的定向的半导体裸片组合件中的特征的相对方向或位置。举例来说，“上部”或“最上部”可是指经定位比另一特征更接近于页的顶部的特征。然而，这些术语应广泛地理解为包含具有其它定向的半导体装置。

图1是根据本发明技术的实施例配置的半导体裸片组合件100(“组合件100”)的横截面图。如所展示，组合件100包含第一逻辑裸片102a、第二逻辑裸片102b(统称“逻辑裸片102”)及布置于堆叠105(“存储器裸片堆叠105”)中在逻辑裸片102之间的多个存储器裸片103。第一逻辑裸片102a通过中介层122电耦合到封装衬底120。中介层122可包含(举例来说)半导体裸片、电介质间隔件及/或具有连接于中介层122与封装衬底120之间的电连接器(例如，导通体、金属迹线等)的其它适合衬底。封装衬底120可包含(举例来说)中介层、印刷电路板或连接到将组合件100电耦合到外部电路(未展示)的封装触点124(例如，接合垫)及电连接器125(例如，焊料凸块)的其它适合衬底。在一些实施例中，封装衬底120及/或中介层122可以不同方式配置。举例来说，在一些实施例中，可省略中介层122且可将第一逻辑裸片102a直接连接到封装衬底120。

第一逻辑裸片102a及第二逻辑裸片102b耦合到延伸穿过存储器裸片堆叠105的多个穿堆叠互连件130。在图1的所图解说明实施例中，出于图解说明目的而将穿堆叠互连件130展示为大体上垂直单一结构。然而，穿堆叠互连件130中的每一者可由贯穿存储器裸片堆叠105的彼此互连的经垂直及/或横向布置导电元件的组合构成。举例来说，穿堆叠互连件130中的每一者可包含经互连导电柱、导通体、穿裸片导通体、焊料凸块、金属迹线等的布置。

组合件100进一步包含将第二逻辑裸片102b及存储器裸片堆叠105至少部分地封围于外壳(例如，腔)内的导热壳体110。在所图解说明实施例中，壳体110包含盖部分112及附接到盖部分112或与盖部分112整体形成的壁部分113。盖部分112可通过第一界面材料114a(例如，黏合剂)附接到第二逻辑裸片102b的背侧部分106。壁部分113可远离盖部分112垂直延伸且通过第二界面材料114b(例如，黏合剂)附接到第一逻辑裸片102a的周边部分107(作为“廊”或“架”为所属领域的技术人员已知)。除提供保护覆盖物之外，壳体110还提供散热器以从逻辑裸片102及存储器裸片103吸收并耗散热能。因此，壳体110可由导热材料(例如镍、铜、铝、具有高导热率的陶瓷材料(例如，氮化铝)及/或其它适合导热材料)制成。

在一些实施例中，第一界面材料114a及/或第二界面材料114b可由经设计以增加表面结(例如，裸片表面与散热器之间)处的热接触传导性的此项技术中称为“热界面材料”或“TIM”的材料制成。TIM可包含掺杂有传导材料(例如，碳纳米管、焊料材料、类钻碳(DLC)等)的基于硅酮的油脂、凝胶或黏合剂以及相变材料。在一些实施例中，举例来说，热界面材料可由具有约3W/m°K到4W/m°K的导热率的亚利桑那州凤凰城(Phoenix)的信越化工有限公司(Shin-Etsu MicroSi,Inc.)所制造的X-23-7772-4 TIM制成。在其它实施例中，第一界面材料114a及/或第二界面材料114b可包含其它适合材料，例如金属(例如，铜)及/或其它适合导热材料。

逻辑裸片102及/或存储器裸片103可至少部分地囊封于电介质底部填充材料116中。底部填充材料116可沉积或以其它方式形成于组合件100的裸片中的一些或所有裸片周围及/或之间以增强裸片之间的机械连接及/或提供(例如)裸片之间的互连件或其它导电结构之间的电隔离。底部填充材料116可为非导电环氧树脂膏(例如，由日本新潟(Niigata)的纳美仕公司(Namics Corporation)制造的XS8448-171)、毛细管底部填充、非导电膜、经模制底部填充及/或包含其它适合电绝缘材料。在数个实施例中，可基于其导热率来选择底部填充材料116以增强穿过组合件100的裸片的热耗散。在一些实施例中，底部填充材料116可替代第一界面材料114a及/或第二界面材料114b而用于将壳体110附接到第一逻辑裸片102a及/或第二逻辑裸片102b。

逻辑裸片102及存储器裸片103可各自由半导体衬底(例如硅、绝缘体上硅、化合物半导体(例如，氮化镓))或其它适合衬底形成。半导体衬底可切割或单粒化成具有各种集成电路组件或功能特征(例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器、包含存储器、处理电路、成像组件的其它形式的集成电路装置及/或其它半导体装置)中的任一者的半导体裸片。在选定实施例中，组合件100可配置为混合存储器立方体(HMC)，其中在HMC内，存储器裸片103提供数据存储装置(例如，DRAM裸片)且逻辑裸片102共同地提供存储器控制件(例如，DRAM控制件)。在一些实施例中，除逻辑裸片102及存储器裸片103中的一或多者之外及/或替代逻辑裸片102及存储器裸片103中的一或多者，组合件100还可包含其它半导体裸片。举例来说，这些半导体裸片可包含除数据存储装置及/或存储器控制组件外的集成电路组件。此外，虽然组合件100包含堆叠于中介层122上的十个裸片，但在其它实施例中，组合件100可包含少于十个裸片(例如，六个裸片)或十个以上裸片(例如，十二个裸片、十四个裸片等)。举例来说，在一个实施例中，组合件100可包含堆叠于四个存储器裸片的顶部上的两个逻辑裸片及堆叠于四个存储器裸片下方的单个逻辑裸片。此外，在各种实施例中，逻辑裸片102及存储器裸片103可具有不同大小。举例来说，在一些实施例中，第一逻辑裸片102a可具有与存储器裸片堆叠105相同的占用面积及/或第二逻辑裸片102b可具有比存储器裸片堆叠105小或大的占用面积。

一般来说，由逻辑裸片产生的热可显著大于由存储器裸片共同地产生的热。举例来说，常规HMC组合件中的逻辑裸片可在操作期间消耗总功率的80％。常规半导体裸片组合件通常包含朝向所述组合件的底部定位的单个逻辑裸片。此意指在操作期间，来自逻辑裸片的热在到组合件的壳体途中必须转移穿过存储器裸片。由于热转移穿过存储器裸片，因此此增加了组合件的整体温度。举例来说，图2A是图解说明HMC组合件290在操作期间的温度量变曲线的等角视图。如所展示，HMC组合件290包含堆叠式存储器裸片204及单个下伏逻辑裸片201。在操作期间，逻辑裸片201的高温将热能朝向组合件290的底部集中。举例来说，逻辑裸片201具有约111℃的最大操作温度，而存储器裸片204具有约105℃的最大操作温度。此热集中可导致逻辑裸片201以及邻近存储器裸片204超过其最大操作温度(T_max)。此可尤其是针对可具有(例如)约14W(对(例如)较早一代HMC组合件的约4W)的逻辑核心功率的较新一代HMC组合件的情形。

预期根据本发明技术的实施例配置的半导体裸片组合件减少穿过存储器裸片的热流。举例来说，图2B是图解说明根据本发明技术的HMC组合件200在操作期间的温度量变曲线的等角视图。HMC组合件200包含安置于第一逻辑裸片202a与第二逻辑裸片202b之间的存储器裸片堆叠203。如所展示，第一逻辑裸片202a朝向周边部分207耗散其热的大部分。举例来说，周边部分207可将热直接耗散到壳体110的壁部分113(图1)。另一方面，第二逻辑裸片202b朝向组合件的顶部耗散其热的大部分。举例来说，第二逻辑裸片202b可将热直接耗散到壳体110的盖部分112(图1)。因此，第一逻辑裸片202a的最大温度低于HMC组合件290的逻辑裸片201的最大温度(例如，96℃对111℃)。此外，存储器裸片203的最大温度低于存储器裸片204的最大操作温度(例如，91℃对96℃)。因此，HMC组合件200的逻辑裸片202及存储器裸片203可在更可接受温度范围内且在最大温度规范以下操作。

一般来说，半导体裸片组合件的逻辑裸片可包含具有用于贯穿半导体裸片组合件耗散热的各种布置中的任一者的集成电路组件。举例来说，图2C展示具有在存储器裸片堆叠203下方的逻辑裸片202c及在存储器裸片堆叠203的顶部上的逻辑裸片202d的半导体裸片组合件260。逻辑裸片202c可包含朝向逻辑裸片202c的周边集中的第一集成电路组件240a(示意性地展示)，且逻辑裸片202d可包含跨越基本上整个逻辑裸片202d形成的第二集成电路组件240b(示意性地展示)。在另一实施例中，第二集成电路组件240b可从逻辑裸片202d的周边偏移且更居中地安置(如由经叠加占用面积227所展示)。在各种实施例中，集成电路组件还可经配置以产生不同量的热。举例来说，最顶部逻辑裸片的集成电路组件可产生多于逻辑相关热的50％(例如，热的约75％或更多)，而最底部逻辑裸片可产生少于逻辑相关热的50％(例如，热的约25％或更少)。替代地，最顶部逻辑裸片的集成电路组件可产生比最底部逻辑裸片的电路组件少的热。

图3是根据本发明技术的另一实施例配置的半导体裸片组合件300(“组合件300”)的横截面图。组合件300可包含大体上类似于上文详细描述的组合件100的所述特征的特征。举例来说，组合件300可包含定位于逻辑裸片102之间的存储器裸片堆叠105。在图2的所图解说明实施例中，第一逻辑裸片102a、第二逻辑裸片102b及存储器裸片103中的每一者通过多个电连接器或互连件332(例如，铜柱、焊料凸块、导电迹线、接触垫等)彼此电耦合。第一逻辑裸片102a及个别存储器裸片103可各自包含耦合于与互连件332对置的侧上的多个穿裸片互连件334(例如，穿衬底导通体、TSV等)。互连件332及穿裸片互连件334可由各种类型的导电材料(例如，金属材料)形成，例如铜、镍、铝等。在一些实施例中，导电材料可包含焊料(例如，基于SnAg的焊料)、导体填充的环氧树脂及/或其它导电材料。在选定实施例中，举例来说，互连件332可为铜柱，而在其它实施例中，互连件332可包含更复杂结构(例如氮化物上凸块结构)。在其它实施例中，可用其它类型的材料或结构(例如导电膏)来替换互连件332。

在此实施例的一个方面中，第二逻辑裸片102b可在无穿裸片互连件的情况下形成，这是因为第二逻辑裸片102b朝向组合件100的顶部而非所述组合件的底部安置。举例来说，常规半导体裸片封装具有安置于封装衬底与存储器裸片堆叠之间的单个逻辑。此布置可需要逻辑裸片具有穿裸片互连件以电连接封装衬底与存储器裸片堆叠。此布置还可需要逻辑裸片为薄的以减小穿裸片互连件的垂直长度及纵横比。举例来说，可通过背面研磨、蚀刻及/或化学机械抛光(CMP)来使逻辑裸片(或用以形成逻辑裸片的衬底)变薄到一定大小。因此，在组合件100的顶部处具有第二逻辑裸片102b的一个优点是可用比形成第一逻辑裸片102a少的制造步骤形成第二逻辑裸片102b。举例来说，可在无用于形成穿裸片互连件的衬底变薄、通孔蚀刻及金属沉积过程的情况下形成第二逻辑裸片102b。在数个实施例中，第二逻辑裸片102b可具有在约300μm到约1000μm的范围内(例如，350μm)的厚度且组合件100中的其它裸片可具有在约50μm到约200μm的范围内(例如，100μm)的厚度。

在此实施例的另一方面中，第二逻辑裸片102b包含半导体衬底的块状部分329，所述块状部分在形成穿裸片互连件时通常将从第二逻辑裸片102b移除。在数个实施例中，块状部分329可促进远离组合件100且穿过壳体120的盖部分112的热传导。在另一实施例中，可从组合件300省略壳体120，使得组合件100的最外表面326暴露。在替代实施例中，可用底部填充材料116及/或另一材料(例如，封装壳体的囊封剂)覆盖最外表面326。

除电通信之外，互连件332及穿裸片互连件334还可用作通过其可将热从存储器裸片堆叠105转移走且转移朝向壳体110的导管。在一些实施例中，组合件100还可包含以填隙方式定位于互连件332之间的多个导热元件或“虚设元件”(未展示)以进一步促进热远离逻辑裸片102及存储器裸片103转移。此类虚设元件可在结构及组合物上至少大体上与互连件332类似，只不过所述虚设元件不电耦合到逻辑裸片102及存储器裸片103。

在所图解说明实施例中，多个穿堆叠互连件330将第一逻辑裸片102a的接合垫308与第二逻辑裸片102b的对应接合垫309耦合。如上文所论述，穿堆叠互连件330可各自由互连件332及穿裸片互连件334的集体部分构成。在一些实施例中，穿堆叠互连件330的部分339可在功能上与第一逻辑裸片102a隔离。举例来说，穿堆叠互连件330的部分339可在第一逻辑裸片102a处连接到在功能上与第一逻辑裸片102a的集成电路组件(未展示)隔离的“虚设”接触垫331。

图4是根据本发明技术的实施例配置的具有集成电路组件的半导体裸片组合件(“组合件400”)的示意图。组合件400可包含大体上类似于上文详细描述的裸片组合件的所述特征的特征。举例来说，组合件400可包含安置于第一逻辑裸片102a与第二逻辑裸片102b之间的存储器裸片堆叠105。在所图解说明实施例中，第一逻辑裸片102a包含耦合到封装衬底120的封装触点124(图1)的通信组件440。第二逻辑裸片102b可包含通过一或多个第一穿堆叠互连件(由双侧箭头430a示意性地表示)耦合到通信组件440的存储器控制器组件442(“存储器控制器442”)。存储器裸片103中的每一者可包含布置于存储器(“存储器444”)的一或多个阵列及/或存储器块中的多个存储器单元(未展示)。个别存储器裸片103的存储器444通过一或多个第二穿堆叠互连件(由双侧箭头430b示意性地表示)耦合到存储器控制器442。

在此实施例的一个方面中，通信组件440朝向第一逻辑裸片102a的外周边布置以将热耗散到壳体110的壁部分113(图1)。另一方面，存储器控制器442定位于组合件100的顶部处以将热耗散到壳体110的盖部分112(图1)。然而，在一些实施例中，通信组件440及/或存储器控制器442可在组合件400内以不同方式定位。举例来说，在数个实施例中，通信组件440可位于存储器裸片堆叠105的两个以上侧处。在其它实施例中，通信组件440可位于存储器裸片堆叠105的单个侧处。此外，在特定实施例中，通信组件440可在存储器裸片堆叠105下方延伸。

在数个实施例中，第一逻辑裸片102a及/或第二逻辑裸片102b可包含额外及/或替代集成电路组件。举例来说，在所图解说明实施例中，第一逻辑裸片102a包含在存储器裸片堆叠105下方的额外电路组件441(例如，功率分布组件、时钟电路等)。在数个实施例中，额外电路组件441可具有比通信组件440低的操作温度。在一个实施例中，额外电路组件441可通过第三穿堆叠互连件(由双侧箭头430c示意性地表示)耦合到第二逻辑裸片102b。在另一实施例中，额外电路组件441还可通过第一穿堆叠互连件430a及/或第二穿堆叠互连件430b耦合到第二逻辑裸片102b。替代地，第一穿堆叠互连件430a及/或第二穿堆叠互连件430b可为不连接到额外电路组件441的专用电路路径。此外，虽然出于清晰目的未在图中图解说明，但通信组件440、存储器控制器442及/或存储器444中的每一者可包含各种电路元件。举例来说，这些电路组件可包含多路复用器、移位寄存器、编码器、解码器、驱动器电路、放大器、缓冲器、寄存器、滤波器(例如，低通滤波器、高通滤波器及/或带通滤波器)等。

图5是图解说明根据本发明技术的实施例的用于操作半导体裸片组合件的方法570的流程图。在数个实施例中，可采用方法570用于操作上文详细描述的裸片组合件。在框572处，通信组件440(图3)从封装触点124(图1)接收串行数据S_I的输入流(“串行输入S_I”)。串行输入S_I可含有(举例来说)数据及用以存储数据的指令。另外或替代地，串行输入S_I可含有用以读取数据及/或擦除数据的指令。在框574处，通信组件440将串行输入S_I解串成多个输入流P_I1到P_IX。在数个实施例中，通信组件440可包含经配置以将串行数据流转换成并行数据流(且反之亦然)的一或多个串行器/解串器电路(作为“SerDes”电路为所属领域的技术人员已知)。举例来说，串行器/解串器电路两者均可产生且转换具有多个信号分量(例如，四个分量信号、八个分量信号、十六个分量信号等)的并行数据流。

在框576处，存储器控制器442(图3)经由第一穿堆叠互连件接收输入流P_I1到P_IX。举例来说，存储器控制器可经由穿堆叠互连件130(图1)的一部分接收第一输入流P_I1而同时或几乎同时经由穿堆叠互连件130的另一部分接收其它输入流P_I2到P_IX。在框578处，存储器控制器442处理输入流P_I1到P_IX且接着经由第二穿堆叠互连件选择并存取特定存储器。举例来说，存储器控制器442可通过编码用以检索、存储及/或擦除数据的指令以及存储器地址来选择并存取存储器裸片103中的一或多者的存储器444(图3)。

在框580处，存储器控制器442将从选定存储器接收的响应处理成多个输出流P_O1到P_OX。响应可包含(举例来说)来自选定存储器的所请求数据、确认响应及/或其它信息(例如，在数据无法读取或写入的情况下的错误响应)。在框582处，通信组件440经由第一穿堆叠互连件的至少一部分接收所述多个输出流P_O1到P_OX。在框584处，通信组件440接着将输出流P_O1到P_OX串行成可输出到封装触点124的输出串行数据流S_O(“串行输出S_O”)。

图6是根据本发明技术的另一实施例配置的半导体裸片组合件600(“组合件600”)的横截面图。组合件600可包含大体上类似于上文详细描述的裸片组合件的所述特征的特征。举例来说，组合件600包含封围于壳体110内的存储器裸片堆叠105及第二逻辑裸片102b。然而，在图6的所图解说明实施例中，第一逻辑裸片102a未附接到存储器裸片堆叠105。而是，第一逻辑裸片102a安装到支撑衬底620(例如，印刷电路板)上的不同位置。因此，第一逻辑裸片102a通过延伸穿过支撑衬底620、中介层122及穿堆叠互连件130的通信路径电耦合到第二逻辑裸片102b。在此实施例中，由第一逻辑裸片102a产生的热不通过存储器裸片堆叠105或第二逻辑裸片102b耗散且因此存储器裸片103及第二逻辑裸片102b可具有较低操作温度。

可将上文参考图1到6描述的堆叠式半导体裸片组合件中的任一者并入到无数较大及/或较复杂系统中的任一者中，所述系统的代表实例是图7中示意性地展示的系统790。系统790可包含半导体裸片组合件700、电源792、驱动器794、处理器796及/或其它子系统或组件798。半导体裸片组合件700可包含大体上类似于上文详细描述的堆叠式半导体裸片组合件的所述特征的特征。所得系统790可执行各种各样的功能(例如存储器存储、数据处理及/或其它适合功能)中的任一者。因此，代表系统790可无限制地包含手持式装置(例如，移动电话、平板计算机、数字读取器及数字音频播放器)、计算机及电器。系统790的组件可装纳于单个单元中或(例如，通过通信网络)分布于多个经互连单元上。系统790的组件还可包含远程装置及各种各样的计算机可读媒体中的任一者。

根据前述内容，应了解，本文中已出于图解说明目的描述了本技术的特定实施例，但可在不背离本发明的情况下做出各种修改。举例来说，虽然关于HMC描述了半导体裸片组合件的实施例中的许多实施例，但在其它实施例中，半导体裸片组合件可如其它存储器装置或其它类型的堆叠式裸片组合件般配置。还可在其它实施例中组合或消除在特定实施例的上下文中所描述的本新技术的特定方面。此外，虽然已在本新技术的特定实施例的上下文中描述与所述实施例相关联的优点，但其它实施例也可展现此类优点且并非所有实施例均必须展现此类优点以归属于本技术的范围内。因此，本发明及相关联技术可囊括本文中未明确展示或描述的其它实施例。