一种新型非对称双栅隧穿场效应晶体管

摘要

本发明公开了一种新型非对称双栅隧穿场效应晶体管，由顶部栅电极、底部栅电极、源电极、漏电极、p型重掺杂pocket区、沟道区、第一n型重掺杂区、第二n型重掺杂区、第一高K栅介质材料、第二高K栅介质材料、二氧化硅氧化层组成。本发明利用非对称栅极结构将隧穿器件陡峭的亚阈值摆幅和无结器件的较大开态电流优点相结合，当该新器件工作在亚阈值区时主要是无结器件工作，这样可以拥有更好的亚阈值特性，比如陡峭的亚阈值摆幅，而在开态时主要是无结器件工作，这样可以拥有更大的驱动电流。综合两种状态的变化，新型器件可以有效地提高器件的基本电学特性。

说明书

技术领域

本发明涉及半导体集成电路用器件,主要是一种新型非对称双栅隧穿场效 应晶体管。

背景技术

由于传统的MOSFET是基于载流子热激发原理工作的，所以在室温下其亚 阈值摆幅的极限值为60mV/decade。所以随着器件特征尺寸的不断缩小由于受 到器件亚阈值摆幅极限值的限制因而减小工作电压将不能有效地降低MOSFET 器件的功耗。为了解决这一问题，研究人员提出了一种基于量子隧穿效应工作 原理的全新半导体器件——隧穿场效应晶体管(TFET)。TFET器件已经被证实其 亚阈值摆幅在室温下可以突破MOSFET亚阈值摆幅60mV/decade这一理论极限 值，这有利于减小器件的工作电压，降低器件的功耗，因此它被看作未来低功 耗应用领域的候选器件之一。TFET器件要想成为性能优越的开关器件就必须具 有尽可能小的亚阈值摆幅、尽量大的开态电流和足够小的关态泄漏电流。然而 不幸的是由于TFET器件中存在着较大的隧穿电阻导致载流子隧穿几率大大降 低，因而其开态电流要明显的低于MOSFET的开态电流值，所以这一缺陷限制 了它在实际电路中的应用。为了改善这些缺陷，很多技术手段在相关文献中报 道，尽管采用这么多的技术对器件特性有一些改善但是目前一些技术指标依然 不能满足半导体工业的要求，这就要求研究人员要提出更加新颖的结构使器件 的技术指标满足半导体工业对器件的各项要求。

随着MOSFET器件尺寸的不断缩小对超浅结工艺的要求越来越苛刻，为了 降低制造工艺的难度，研究人员提出了一种被称为无结场效应晶体管 (junctionlessfieldeffecttransistor，JLFET)的半导体器件。顾名思义 该器件不像MOSFET器件那样需要在制作工艺中向本征半导体中掺杂不同类型 的元素来形成p-n结，而是该器件的源极区、漏极区和沟道区都是掺杂的相同 类型相同浓度的元素，故而可以避免浅结工艺的苛刻要求。无结场效应晶体管 具有制造工艺简单以及电学特性优良的特点也使其成为一类被热门研究的半 导体器件。尽管无结场效应晶体管比MOSFET拥有更好的电学特性和更好的稳 定性，但是它的亚阈值摆幅仍然和MOSFET器件一样不能突破60mV/decade这 一理论极限值，因而限制了它在很多方面的应用。

综上所述，TFET器件由于其具有较小的亚阈值摆幅使其被广泛应用在低功 耗区域潜力，目前由于其较小的开态电流阻止了这种潜力被进一步发挥。JLFET 器件具有较优良的电学特性以及较稳定的特点，然而其亚阈值摆幅依然受到 60mV/decade这一理论极限值的限制，导致其很难被广泛的应用。

发明内容

本发明基于以上两类器件各自的优缺点，在本发明中，我们将上述两类器 件的优点结合从而提出了一种高性能的半导体器件，这里我们称它为非对称双 栅隧穿晶体管。非对称双栅隧穿晶体管在结合了TFET器件陡峭的亚阈值摆幅 和无结场效应晶体管具有较大开态电流优点的情况下尽可能地提高该新结构 的电学特性，从而尽量地满足半导体工业对器件的各项指标要求。非对称双栅 隧穿晶体管的仿真结果表明其电学特性方面，例如开态电流、开关电流比和亚 阈值摆幅都有显著地改善。

实现本发明目的技术方案：

本发明一种新型非对称双栅隧穿场效应晶体管，包括顶部栅电极、底部栅 电极、源电极、漏电极、p型重掺杂pocket区、沟道重叠区、第一n型重掺杂 区、第二n型重掺杂区、第一高K栅介质材料、第二高K栅介质材料和二氧化 硅氧化层。所述顶部栅电极与底部栅电极位于沟道上下位置，为非对称结构， 并且顶部栅电极与底部栅电极具有不同的功函数；顶部栅电极与底部栅电极存 在重叠区域沟道重叠区；顶部栅电极与沟道重叠区之间设有第二高K栅介质材 料，顶部栅电极、沟道重叠区、第二高K栅介质材料的两端对齐，p型重掺杂 pocket区和第一n型重掺杂区设置在沟道重叠区的两侧；p型重掺杂pocket 区、沟道重叠区和第一n型重掺杂区位于第二n型重掺杂区之上；第一高K栅 介质材料与p型重掺杂pocket区两端对齐，设置在第二n型重掺杂区下方， 源电极与p型重掺杂pocket区和第二n型重掺杂区同时形成欧姆接触；漏电 极与第一n型重掺杂区和第二n型重掺杂区同时形成欧姆接触；源电极与第二 高K栅介质材料之间设有二氧化硅氧化层；漏电极与第二高K栅介质材料之间 设有二氧化硅氧化层；第一高K栅介质材料的两侧也分别设有二氧化硅氧化层。

所述的p型重掺杂pocket区的掺杂浓度为1×10²⁰cm^-3。

所述额沟道区的掺杂浓度不大于1×10¹⁷cm^-3。

所述的n型重掺杂区与n型重掺杂区掺杂一致，且浓度为1×10¹⁹-1×10²⁰cm^-3。

本发明利用非对称栅极结构将TFET器件陡峭的亚阈值摆幅和无结场效应 晶体管的较大开态电流优点相结合，在该新器件工作在亚阈值区时主要是TFET 器件工作，这样可以拥有更好的亚阈值特性，比如陡峭的亚阈值摆幅，而在开 态时主要是无结场效应晶体管工作，这样可以拥有更大的驱动电流。综合两种 状态的变化，新型器件可以提高器件的基本电学特性。

附图说明

图1是新型非对称双栅隧穿场效应晶体管结构示意图。

图2是新型非对称双栅隧穿场效应晶体管的转移特性曲线。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明进 行具体阐述。

如图1所示，一种新型非对称双栅隧穿场效应晶体管，其特征在于：由顶 部栅电极1、底部栅电极2、源电极3、漏电极4、p型重掺杂pocket区5、沟 道重叠区6、第一n型重掺杂区7a第二、n型重掺杂区7b、第一高K栅介质材 料8a、第二高K栅介质材料8b、二氧化硅氧化层9组成。其中，所述顶部栅 电极1与底部栅电极2位于沟道上下位置，为非对称结构并且顶部栅电极1与 底部栅电极2具有不同的功函数；顶部栅电极1与底部栅电极2存在重叠区域 沟道重叠区6；顶部栅电极1与沟道重叠区6之间设有第二高K栅介质材料8b， 顶部栅电极1、沟道重叠区6、第二高K栅介质材料8b的两端对齐，p型重掺 杂pocket区5和第一n型重掺杂区7a设置在沟道重叠区6的两侧；p型重掺 杂pocket区5、沟道重叠区6和第一n型重掺杂区7a位于第二n型重掺杂区 7b之上；第一高K栅介质材料8a与p型重掺杂pocket区5两端对齐，设置在 第二n型重掺杂区7b下方，源电极3与p型重掺杂pocket区5和第二n型重 掺杂区7b同时形成欧姆接触；漏电极4与第一n型重掺杂区7a和第二n型重 掺杂区7b同时形成欧姆接触；源电极3与第二高K栅介质材料8b之间设有二 氧化硅氧化层9；漏电极4与第二高K栅介质材料8b之间设有二氧化硅氧化层 9；第一高K栅介质材料8a的两侧也分别设有二氧化硅氧化层9。

其中p型重掺杂pocket区5的掺杂浓度为1×10²⁰cm^-3；沟道区6的掺杂 浓度不大于1×10¹⁷cm^-3；n型重掺杂区7a与n型重掺杂区7b掺杂一致，且浓 度为1×10¹⁹-1×10²⁰cm^-3。

如图2所示，是40纳米栅极长度非对称双栅隧穿场效应晶体管的转移特性 曲线。当栅电极偏压V_GS＝0V且漏电极偏压V_DS＝1.0V时，器件的关态泄漏电流 I_OFF＝9.14×10^-15A/μm；栅电极偏压V_GS＝1.0V且漏电极偏压V_DS＝1.0V时，器件 的开态电流I_ON＝3.02×10^-4A/μm；器件的点亚阈值摆幅和平均亚阈值摆幅分别 为35mV/decade和54mV/decade。通过以上数据可以看出非对称双栅隧穿场 效应晶体管的开态电流和开关电流比有得到了显著地提升。这表明了非对称双 栅隧穿场效应晶体管器件很好的将隧穿晶体管陡峭的亚阈值摆幅与无结晶体 管较大的开态电流结合，使器件的电学特性显著地提升，尤其是较好地解决了 隧穿晶体管由于隧穿电阻过大而导致的开态电流较小这一问题。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等 变化与修饰，皆应属本发明权利要求的涵盖范围。