静态随机存储器、静态随机存储器存储单元及其布局

摘要

一种静态随机存储器、静态随机存储器存储单元及其布局。其中，所述静态随机存储器存储单元，包括制作于衬底上的：第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第二负载晶体管；所述第一驱动晶体管和第二驱动晶体管的沟道长度位于第一方向，所述第一方向平行于所述衬底(001)晶面；所述第一负载晶体管和第二负载晶体管的沟道长度位于第二方向，所述第二方向平行于所述衬底(001)晶面；所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面的夹角为0°～22°。所述静态随机存储器存储单元性能提高。

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种静态随机存储器、静态随机 存储器存储单元及其布局。

背景技术

现有技术在半导体存储器件中，静态随机存储器(SRAM)器件与动态随 机存取存储器(DRAM)器件相比具有更低的功耗和更快的工作速度的优点。 静态随机存储器又可以很容易地通过位图测试设备进行物理单元定位，研究 产品的实效模式。

静态随机存储器的存储单元可以分为电阻负载静态随机存储器存储单元 和互补金属氧化物半导体(CMOS)静态随机存储器存储单元。电阻负载静态 随机存储器单元采用高电阻值的电阻作为负载器件，而互补金属氧化物半导 体静态随机存储器单元采用P沟道金属氧化物半导体(PMOS)晶体管作为负 载器件。在互补金属氧化物半导体静态随机存储器包含多个NMOS晶体管和 PMOS晶体管。

现有互补金属氧化物半导体静态随机存储器的性能不佳。

发明内容

本发明解决的问题是提供一种静态随机存储器、静态随机存储器存储单 元及其布局，以提高静态随机存储器存储单元的性能，并同时提高静态随机 存储器的性能。

为解决上述问题，本发明提供一种静态随机存储器存储单元，包括制作 于衬底上的：

第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第二负载晶体管；

所述第一驱动晶体管和第二驱动晶体管的沟道长度位于第一方向，所述 第一方向平行于所述衬底(001)晶面；

所述第一负载晶体管和第二负载晶体管的沟道长度位于第二方向，所述 第二方向平行于所述衬底(001)晶面；

所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面 的夹角为0°～22°。

可选的，所述第一方向和所述第二方向中，至少一个方向与所述衬底 (100)晶面的夹角为0°。

可选的，所述第一方向与所述第二方向平行。

可选的，所述第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第 二负载晶体管位于矩形区域中。

可选的，所述第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第 二负载晶体管均为鳍式场效应晶体管。

可选的，所述第一驱动晶体管的栅极垂直横跨所述第一驱动晶体管的鳍 部；所述第二驱动晶体管的栅极垂直横跨所述第二驱动晶体管的鳍部；所述 第一负载晶体管的栅极垂直横跨所述第一负载晶体管的鳍部；所述第二负载 晶体管的栅极垂直横跨所述第二负载晶体管的鳍部。

可选的，所述第一驱动晶体管的栅极与所述第一负载晶体管的栅极连接； 所述第二驱动晶体管的栅极与所述第二负载晶体管的栅极连接。

为解决上述问题，本发明还提供了一种静态随机存储器存储单元布局， 包括制作于衬底上的：

第一凸起、第二凸起、第三凸起和第四凸起，所述第二凸起和第四凸起 位于所述第一凸起和第三凸起之间，所述第二凸起位于所述第一凸起和第四 凸起之间；

所述第一凸起包括第一鳍部，所述第一鳍部的长度位于第一方向，所述 第一方向平行于所述衬底(001)晶面；

所述第二凸起包括第二鳍部，所述第二鳍部的长度位于第二方向，所述 第二方向平行于所述衬底(001)晶面；

所述第三凸起包括第三鳍部，所述第三鳍部的长度位于所述第一方向；

所述第四凸起包括第四鳍部，所述第四鳍部的长度位于所述第二方向；

所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面 的夹角为0°～22°。

可选的，所述第一方向和所述第二方向中，至少一个方向与所述衬底 (100)晶面的夹角为0°。

可选的，所述第一方向与所述第二方向平行。

可选的，还包括：第一栅极、第二栅极、第三栅极和第四栅极；所述第 一栅极垂直横跨所述第一鳍部，所述第二栅极垂直横跨所述第二鳍部，所述 第三栅极垂直横跨所述第三鳍部，所述第四栅极垂直横跨所述第四鳍部。

可选的，所述第一鳍部、第二鳍部、第三鳍部、第四鳍部、第一栅极、 第二栅极、第三栅极和第四栅极位于矩形区域中。

可选的，所述第一栅极与所述第二栅极连接；所述第三栅极与所述第四 栅极连接。

为解决上述问题，本发明还提供了一种静态随机存储器，具有制作在衬 底上的多个静态随机存储器单元、多条字线、多条位线；每个静态随机存储 器存储单元，包括：

第一反相器，具有第一驱动晶体管和第一负载晶体管；

第二反相器，具有第二驱动晶体管和第二负载晶体管；

所述第一反相器的输出端连接到所述第二反相器的输入端；

所述第一反相器的输入端连接到所述第二反相器的输出端；

所述第一驱动晶体管和第二驱动晶体管的沟道长度均位于第一方向，所 述第一方向平行于所述衬底(001)晶面；

所述第一负载晶体管和第二负载晶体管的沟道长度均位于第二方向，所 述第二方向平行于所述衬底(001)晶面；

所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面 的夹角为0°～22°。

可选的，所述第一方向和所述第二方向中，至少一个方向与所述衬底 (100)晶面的夹角为0°。

可选的，所述第一方向与所述第二方向平行。

可选的，所述静态随机存储器还包括：

第一传输晶体管，连接在所述位线和所述第一反相器的输出端之间，并 且所述第一传输晶体管栅极与所述字线连接；

第二传输晶体管，连接在所述位线和所述第二反相器的输出端之间，并 且所述第二传输晶体管栅极与所述字线连接；

所述第一传输晶体管的沟道长度和第二传输晶体管的沟道长度均位于第 三方向，所述第三方向平行于(001)晶面，并且所述第三方向平行于所述衬 底(110)晶面。

可选的，所述第一驱动晶体管、第一负载晶体管、第二驱动晶体管、第 二负载晶体管、第一传输晶体管和第二传输晶体管位于矩形区域中，所述第 三方向平行于所述矩形区域的其中一边。

可选的，所述第一驱动晶体管、第一负载晶体管、第二驱动晶体管、第 二负载晶体管、第一传输晶体管和第二传输晶体管均为鳍式场效应晶体管。

可选的，所述第一驱动晶体管的栅极与所述第一负载晶体管的栅极连接； 所述第二驱动晶体管的栅极与所述第二负载晶体管的栅极连接。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，第一驱动晶体管和第二驱动晶体管的沟道长度均 位于第一方向，所述第一方向平行于所述衬底(001)晶面，所述第一负载晶 体管和第二负载晶体管的沟道长度均位于第二方向，所述第二方向平行于所 述衬底(001)晶面。并且所述第一方向和所述第二方向中，至少一个方向与 所述衬底(100)晶面的夹角为0°～22°。此时符合下述两个条件的至少其中之 一：

条件一、第一方向与所述衬底(100)晶面的夹角为0°，第一驱动晶体管 的电流驱动能力与第一传榆晶体管的电流驱动能力的比率β可提高至1.05:1 以上，同理第二驱动晶体管的电流驱动能力与第二传榆晶体管的电流驱动能 力的比率β可提高至1.05:1以上，静态随机存储器单元的稳定性能提高，相 应的静态随机存储器稳定性能提高，静态随机存储器的读噪声容限提高；

条件二、第二方向与所述衬底(100)晶面的夹角为0°，第一传榆晶体管 的电流驱动能力与第一负载晶体管的电流驱动能力的比率γ可提高至1.2:1以 上，同理第二传榆晶体管的电流驱动能力与第二负载晶体管的电流驱动能力 的比率γ可提高至1.2:1以上，静态随机存储器单元的稳定性能提高，相应的 静态随机存储器稳定性能提高，静态随机存储器的写噪声容限提高。

附图说明

图1是现有静态随机存储器的平面示意图；

图2是现有静态随机存储器的电路图；

图3是晶圆的平面示意图；

图4是NMOS晶体管和PMOS晶体管的沟道区长度分别平行于衬底(110) 晶面和(100)晶面时的等效迁移率曲线图；

图5是本发明一实施例所提供的静态随机存储器平面示意图；

图6是本发明又一实施例所提供的静态随机存储器平面示意图；

图7至图8是本发明又一实施例所提供的静态随机存储器平面布局示意 图；

图9至图10是本发明又一实施例所提供的静态随机存储器平面布局示意 图。

具体实施方式

正如背景技术所述，现有静态随机存储器的性能不佳。现有静态随机存 储器的平面布局图如图1所示。其包括六个晶体管(均未标注)，图1所示平 面布局图显示六个晶体管的有源区(未标注)及栅极。通常静态随机存储器 存储单元包括第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第二负 载晶体管，由图1可知静态随机存储器存储单元位于矩形虚线框所包围区域。

需要特别说明的是，为了标注的清晰，本说明书的各附图中，在标注各 栅极时，将引线从栅极层的其中一个位置引出。但是本领域技术人员应当理 解，位于不同有源区上方的栅极层为不同栅极，即各栅极实际上是栅极层的 其中一部分。例如图1中，栅极D11和栅极U11属于同一栅极层(未标注)， 所述栅极层中，位于第一驱动晶体管有源区上方的部分即为栅极D11，位于 第一负载晶体管有源区上方的部分即为栅极U11。并且由此可知，栅极D11 与栅极U11连接。

第一传输晶体管的栅极G11与位线WL11连接，栅极G11下方为第一传 输晶体管的沟道区。第一传输晶体管的栅极G11与字线WL11连接，第一传 输晶体管的源极与互连线H11连接，第一传输晶体管的漏极与位线B11连接。

第二传输晶体管的栅极G12与位线WL12连接，栅极G12下方为第二传 输晶体管的沟道区。第二传输晶体管的栅极G12与字线WL12连接，第二传 输晶体管的源极与互连线H12连接，第二传输晶体管的漏极与位线B12连接。

第一驱动晶体管(驱动晶体管也称下拉晶体管)的栅极D11与第一负载 晶体管(负载晶体管也称上拉晶体管)的栅极U11连接。第一驱动晶体管的 源极与处于地电平的接地线Vss连接，第一负载晶体管的源极与电源电压线 Vdd连接，第一驱动晶体管的漏极与互连线H11连接，因此第一传输晶体管 的源极与第一驱动晶体管的漏极电连接。

第二驱动晶体管的栅极D12与第二负载晶体管的栅极U12连接。第二驱 动晶体管的源极与处于地电平的接地线Vss连接，第二负载晶体管的源极与 电源电压线Vdd连接，第二驱动晶体管的漏极与互连线H12连接，因此第二 传输晶体管的源极与第二驱动晶体管的漏极电连接。

请参考图2，图2为图1所示静态随机存储器的电路图，其具体连接方式 可参考图1所述内容。

请参考图3，图3显示了晶圆10。晶圆10具有上表面10A，后续的半导 体器件即制作在上表面10A上。晶圆10的上表面10A通常平行于(001)晶 面。当沿晶圆10的对准缺口(未示出)和圆心并垂直于上表面10A剖切晶圆 10时，得到的剖切面平行于(110)晶面，即图3中，沿虚线11并垂直于上 表面10A剖切晶圆10后，得到的切面平行于(110)晶面。也就是说，(110) 晶面在上表面10A上的投影为虚线11。同理，当沿虚线12并垂直于上表面 10A剖切晶圆10后，得到的切面平行于(100)晶面，即(100)晶面在晶圆 10上表面10A的投影为虚线12，并且虚线11与虚线12之间的夹角为45°， 即(110)晶面和(100)晶面在上表面10A的投影的夹角为45°。

请参考图4，在TCAD(半导体工艺模拟以及器件模拟工具)中，得到了 NMOS晶体管的PMOS晶体管的沟道长度平行于不同晶面时，(沟道)反偏层 载流子显示出的不同有效迁移率(effectivemobility)。其中，实心圆所在曲线 代表的是PMOS晶体管沟道长度平行于(110)晶面时有效迁移率分布，空心 圆所在曲线代表的是PMOS晶体管沟道长度平行于(100)晶面时有效迁移率 分布，实心方块所在曲线代表的是NMOS晶体管沟道长度平行于(110)晶面 时有效迁移率分布，空心方块所在曲线代表的是NMOS晶体管沟道长度平行 于(100)晶面时有效迁移率分布。

从图4中可以看到，NMOS晶体管沟道长度平行于(100)晶面时的有效 迁移率高于NMOS晶体管沟道长度平行于(110)晶面时的有效迁移率，并且 前后两个有效迁移率的比值约为1.1:1。PMOS晶体管沟道长度平行于(100) 晶面时的有效迁移率低于PMOS晶体管沟道长度平行于(110)晶面时的有效 迁移率，并且前后两个有效迁移率的比值约为1:1.4。

结合图3和图4的内容不难理解，现有技术中，通常选择令全部晶体管 的沟道长度平行于(110)晶面：因为此时，虽然NMOS晶体管的有效迁移率 较低(比沟道长度平行于(110)晶面时低约10％)，但是PMOS晶体管的有 效迁移率有较大提高(比沟道长度平行于(110)晶面时提高约40％)，因此， 对整个半导体电路而言，性能得到优化。

综上可知，现有静态随机存储器中，各晶体管的沟道长度均位于平行 (110)晶面的方向，即图1中，垂直于栅极G11的方向平行于(110)晶面， 换言之，图1中各晶体管沟道长度所在方向均平行于(110)晶面。

然而，对于静态随机存储器而言，当各晶体管的沟道长度全部位于平行 (110)晶面的方向时，其性能不佳。

原来，静态随机存储器存储单元的稳定性由驱动晶体管的电流驱动能力 与传榆晶体管的电流驱动能力的比率β，以及传榆晶体管的电流驱动能力与 负载晶体管的电流驱动能力的比率γ确定。通过增加比率β和比率γ的值， 可以增大静态随机存储器存储单元的稳定系数。

为了使静态随机存储器存储单元的稳定系数达到所需要求，通常需要保 证比率β的值大于或者等于1.05:1，或者比率γ的值大于或者等于1.2:1。

然而当各晶体管的沟道长度全部位于平行(110)晶面的方向时，显然比 率β和比率γ的值均为1:1，此时静态随机存储器存储单元的稳定系数无法达 到所需要求。

为此，本发明实施例提供一种静态随机存储器存储单元，包括制作于衬 底上的第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第二负载晶体 管；所述第一驱动晶体管和第二驱动晶体管的沟道长度位于第一方向，所述 第一方向平行于所述衬底(001)晶面；所述第一负载晶体管和第二负载晶体 管的沟道长度位于第二方向，所述第二方向平行于所述衬底(001)晶面；所 述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面的夹角 为0°～22°。

通常现有技术中，第一方向和第二方向与所述衬底(100)晶面的夹角均 为45°，此时比率β的值和比率γ的值均为1:1。但本发明中，第一方向和所 述第二方向中，至少一个方向与所述衬底(100)晶面的夹角为0°～22°，从而 达到下述两个条件中的至少一个：条件一，比率β的值大于或者等于1.05:1； 条件二，比率γ的值大于或者等于1.2:1。此时静态随机存储器存储单元的稳 定系数达到所需要求，静态随机存储器性能提高。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图 对本发明的具体实施例做详细的说明。

本发明一实施例提供一种静态随机存储器。

请参考图5，所述静态随机存储器具有制作在衬底(未示出)上的多个静 态随机存储器单元、多条字线和多条位线。所述衬底为硅单晶衬底，具体可 以为硅晶圆。所述衬底上表面为硅单晶的(001)晶面，即图5所示的平面平 行于所述衬底的(001)晶面，而图5中的竖直虚线(未标注)为所述衬底(110) 晶面在图5所示平面的投影。

图5示出了本实施静态随机存储器的其中一个静态随机存储器存储单元 及其周边的电路结构。所述静态随机存储器存储单元包括制作于上述衬底上 的第一驱动晶体管(未标注)、第一负载晶体管(未标注)、第二驱动晶体管 (未标注)和第二负载晶体管(未标注)。第一驱动晶体管的源极与处于地电 平的接地线Vss连接。第一驱动晶体管的漏极与互连线H21连接。第二驱动 晶体管的源极与处于地电平的接地线Vss连接。第二驱动晶体管的漏极与互 连线H22连接。第一负载晶体管的源极与电源电压线Vdd连接。第一负载晶 体管的漏极与互连线H21连接。第二负载晶体管的源极与电源电压线Vdd连 接。第二负载晶体管的漏极与互连线H22连接。

由图5可知，本实施例所提供的静态随机存储器包括第一反相器(未标 注)和第二反相器(未标注)。第一反相器包含第一驱动晶体管和第一负载晶 体管。第二反相器包含第二驱动晶体管和第二负载晶体管。第一反相器的输 出端通过互连线H21连接到第二反相器的输入端。第一反相器的输入端通过 互连线H22连接到第二反相器的输出端。

本实施例所提供的静态随机存储器还包括第一传输晶体管(未标注)和 第二传输晶体管(未标注)。第一传输晶体管连接在位线和第一反相器的输出 端之间，并且第一传输晶体管栅极与字线连接。第二传输晶体管连接在位线 和第二反相器的输出端之间，并且第二传输晶体管栅极与字线连接。

具体如图5所示，第一传输晶体管的栅极G21下方为第一传输晶体管的 沟道区。第一传输晶体管的栅极G21与字线WL21连接。第一传输晶体管的 源极与互连线H21连接。第一传输晶体管的漏极与位线B21连接。第二传输 晶体管的栅极G22下方为第二传输晶体管的沟道区。第二传输晶体管的栅极 G22与字线WL22连接。第二传输晶体管的源极与互连线H22连接。第二传 输晶体管的漏极与位线B22连接。第一传输晶体管的源极与第一驱动晶体管 的漏极电连接。第二传输晶体管的源极与第二驱动晶体管的漏极电连接。第 二驱动晶体管的栅极D22与第二负载晶体管的栅极U22连接，并且两者连接 字线W22，而字线W22连接互连线H21。第一驱动晶体管的栅极D21与第一 负载晶体管的栅极U21连接，并且两者连接字线W21，而字线W21连接互连 线H22。

本实施例中，第一驱动晶体管、第一负载晶体管、第二驱动晶体管、第 二负载晶体管、第一传输晶体管和第二传输晶体管均为鳍式场效应晶体管。 并且第一负载晶体管和第二负载晶体管可以为PMOS晶体管，而第一驱动晶 体管、第二驱动晶体管、第一传输晶体管和第二传输晶体管可以为NMOS晶 体管。本实施例所提供的静态随机存储器的等效电路图可参考图2。

请继续参考图5，本实施例中，第一驱动晶体管的栅极D21垂直横跨第 一驱动晶体管的鳍部(未标注)。第二驱动晶体管的栅极D22垂直横跨第二驱 动晶体管的鳍部(未标注)。第一负载晶体管的栅极U21垂直横跨第一负载晶 体管的鳍部(未标注)。第二负载晶体管的栅极U22垂直横跨第二负载晶体管 的鳍部(未标注)。第一传输晶体管的栅极G21垂直横跨第一传输晶体管的鳍 部(未标注)。第二传输晶体管的栅极G22垂直横跨第二传输晶体管的鳍部(未 标注)。

请继续参考图5，本实施例中，第一驱动晶体管、第一负载晶体管、第二 驱动晶体管、第二负载晶体管、第一传输晶体管和第二传输晶体管位于图5 中矩形虚线框(未标注)所示的矩形区域中，第三方向DR3平行于矩形区域 的其中一边。

请继续参考图5，所述衬底(110)晶面在图5所示平面中的投影如竖直 虚线所示。第一驱动晶体管和第二驱动晶体管的沟道长度均位于第一方向 DR1，第一方向DR1平行于所述衬底(001)晶面，并且第一方向DR1与所 述衬底(110)晶面的夹角θ为45°。可知，此时第一方向DR1与所述衬底(100) 晶面的夹角(未示出)为0°。

由于第一方向DR1与所述衬底(100)晶面的夹角θ为0°，因此，第一 驱动晶体管的电流驱动能力与第一传榆晶体管的电流驱动能力的比率β可提 高至1.1:1。同样的，第二驱动晶体管的电流驱动能力与第二传榆晶体管的电 流驱动能力的比率β可提高至1.1:1。而整个静态随机存储器单元的性能是由 两个反相器共同决定的，在两个反相器中比率β均提高至1.1:1时，静态随机 存储器单元的性能显著提高，相应的静态随机存储器稳定性能提高，具体表 现为静态随机存储器的读噪声容限(readnoisemargin)显著提高。

此外，本实施例中，相对现有技术而言，第一驱动晶体管的沟道长度所 在方向(即第一方向DR1)发生了旋转，导致第一驱动晶体管的栅极D21相 应地发生旋转，第一驱动晶体管的栅极D21与第一负载晶体管的栅极U21连 接的部分相应地发生旋转，从而保证栅极U21仍然与第一传输晶体管的栅极 G21平行。同理，第二驱动晶体管的沟道长度所在方向(即第一方向DR1) 发生了旋转，导致第二驱动晶体管的栅极D22相应地发生旋转，第二驱动晶 体管的栅极D22与第二负载晶体管的栅极U22连接的部分相应地发生旋转， 从而保证栅极U22仍然与第二传输晶体管的栅极G22平行。但是这样的旋转 并不增加整个静态随机存储器存储单元的平面面积，即不增加静态随机存储 器的制作空间(面积)。并且整个静态随机存储器存储单元的平面面积仍然限 定在与图1类似的矩形区域中，保持了静态随机存储器存储单元排布的密集 程度和规整性。

请继续参考图5，第一传输晶体管的沟道长度和第二传输晶体管的沟道长 度均位于第三方向DR3，第三方向DR3平行于(001)晶面，并且第三方向 DR3平行于所述衬底(110)晶面。

需要说明的是，在本发明的其它实施例中，第一方向DR1与所述衬底 (100)晶面的夹角可以为除0°以外，位于0°～22°之间的其它夹角，此时，比 率β相应的位于1.05:1～1.1:1之间，仍然满足相应的静态随机存储器存储单元 稳定系数仍然满足要求。

本发明又一实施例提供另一种静态随机存储器。

请参考图6，所述静态随机存储器具有制作在衬底(未示出)上的多个静 态随机存储器单元、多条字线和多条位线。所述衬底为硅单晶衬底，具体可 以为硅晶圆。所述衬底上表面为硅单晶的(001)晶面，即图6所示的平面平 行于所述衬底的(001)晶面，而图6中的两条竖直虚线(未标注)为所述衬 底(110)晶面在图6所示平面的投影。

图6示出了本实施静态随机存储器的其中一个静态随机存储器存储单元 及其周边的电路结构。所述静态随机存储器存储单元包括制作于上述衬底上 的第一驱动晶体管(未标注)、第一负载晶体管(未标注)、第二驱动晶体管 (未标注)和第二负载晶体管(未标注)。第一驱动晶体管的源极与处于地电 平的接地线Vss连接。第一驱动晶体管的漏极与互连线H31连接。第二驱动 晶体管的源极与处于地电平的接地线Vss连接。第二驱动晶体管的漏极与互 连线H32连接。第一负载晶体管的源极与电源电压线Vdd连接。第一负载晶 体管的漏极与互连线H31连接。第二负载晶体管的源极与电源电压线Vdd连 接。第二负载晶体管的漏极与互连线H32连接。

由图6可知，本实施例所提供的静态随机存储器包括第一反相器(未标 注)和第二反相器(未标注)。第一反相器包含第一驱动晶体管和第一负载晶 体管。第二反相器包含第二驱动晶体管和第二负载晶体管。第一反相器的输 出端通过互连线H31连接到第二反相器的输入端。第一反相器的输入端通过 互连线H32连接到第二反相器的输出端。

本实施例所提供的静态随机存储器还包括第一传输晶体管(未标注)和 第二传输晶体管(未标注)。第一传输晶体管连接在位线和第一反相器的输出 端之间，并且第一传输晶体管栅极与字线连接。第二传输晶体管连接在位线 和第二反相器的输出端之间，并且第二传输晶体管栅极与字线连接。

具体如图6所示，第一传输晶体管的栅极G31下方为第一传输晶体管的 沟道区。第一传输晶体管的栅极G31与字线WL31连接。第一传输晶体管的 源极与互连线H31连接。第一传输晶体管的漏极与位线B31连接。第二传输 晶体管的栅极G32下方为第二传输晶体管的沟道区。第二传输晶体管的栅极 G32与字线WL32连接。第二传输晶体管的源极与互连线H32连接。第二传 输晶体管的漏极与位线B32连接。第一传输晶体管的源极与第一驱动晶体管 的漏极电连接。第二传输晶体管的源极与第二驱动晶体管的漏极电连接。第 二驱动晶体管的栅极D32与第二负载晶体管的栅极U32连接，并且两者连接 字线W32，而字线W32连接互连线H31。第一驱动晶体管的栅极D31与第一 负载晶体管的栅极U31连接，并且两者连接字线W31，而字线W31连接互连 线H32。

本实施例中，第一驱动晶体管、第一负载晶体管、第二驱动晶体管、第 二负载晶体管、第一传输晶体管和第二传输晶体管均为鳍式场效应晶体管。 并且第一负载晶体管和第二负载晶体管可以为PMOS晶体管，而第一驱动晶 体管、第二驱动晶体管、第一传输晶体管和第二传输晶体管可以为NMOS晶 体管。本实施例所提供的静态随机存储器的等效电路图可参考图2。

请继续参考图6，本实施例中，第一驱动晶体管的栅极D31垂直横跨第 一驱动晶体管的鳍部(未标注)。第二驱动晶体管的栅极D32垂直横跨第二驱 动晶体管的鳍部(未标注)。第一负载晶体管的栅极U31垂直横跨第一负载晶 体管的鳍部(未标注)。第二负载晶体管的栅极U32垂直横跨第二负载晶体管 的鳍部(未标注)。第一传输晶体管的栅极G31垂直横跨第一传输晶体管的鳍 部(未标注)。第二传输晶体管的栅极G32垂直横跨第二传输晶体管的鳍部(未 标注)。

请继续参考图6，本实施例中，第一驱动晶体管、第一负载晶体管、第二 驱动晶体管、第二负载晶体管、第一传输晶体管和第二传输晶体管位于图6 中矩形虚线框(未标注)所示的矩形区域中，第三方向DR3平行于矩形区域 的其中一边。

请继续参考图6，所述衬底(110)晶面在图6所示平面中的投影如竖直 虚线(未标注)所示。第一驱动晶体管和第二驱动晶体管的沟道长度均位于 第一方向DR1，第一方向DR1平行于所述衬底(001)晶面，并且第一方向 DR1与所述衬底(110)晶面的夹角θ为45°。可知，此时第一方向DR1与所 述衬底(100)晶面的夹角(未示出)为0°。第一负载晶体管和第二负载晶体 管的沟道长度均位于第二方向DR2，第二方向DR2平行于所述衬底(001) 晶面，并且第二方向DR2与所述衬底(110)晶面的夹角θ为45°。可知，此 时第二方向DR2与所述衬底(100)晶面的夹角(未示出)为0°。

由于第一方向DR1与所述衬底(100)晶面的夹角θ为0°，因此，第一 驱动晶体管的电流驱动能力与第一传榆晶体管的电流驱动能力的比率β可提 高至1.1:1。同样的，第二驱动晶体管的电流驱动能力与第二传榆晶体管的电 流驱动能力的比率β可提高至1.1:1。而整个静态随机存储器单元的性能是由 两个反相器共同决定的，在两个反相器中比率β均提高至1.1:1时，静态随机 存储器单元的性能显著提高，相应的静态随机存储器稳定性能提高，具体表 现为静态随机存储器的读噪声容限(readnoisemargin)显著提高。

由于第二方向DR2与所述衬底(100)晶面的夹角φ为0°，因此，第一 传榆晶体管的电流驱动能力与第一负载晶体管的电流驱动能力的比率γ可提 高至1.4:1，同样的，第二传榆晶体管的电流驱动能力与第二负载晶体管的电 流驱动能力的比率γ可提高至1.4:1，而整个静态随机存储器单元的性能是由 两个反相器共同决定的，在两个反相器中比率γ均提高至1.4:1时，静态随机 存储器单元的性能显著提高，相应的静态随机存储器稳定性能提高，具体表 现为静态随机存储器的写噪声容限(writenoisemargin)显著提高。

此外，本实施例中，相对现有技术而言，第一驱动晶体管的沟道长度所 在方向(即第一方向DR1)发生了旋转，导致第一驱动晶体管的栅极D31相 应地发生旋转，第一负载晶体管的沟道长度所在方向(即第二方向DR2)发 生了旋转，导致第一负载晶体管的栅极U31也相应地发生旋转，但是栅极D31 和栅极U31旋转之后恰好能够连接在一起。同理，第二驱动晶体管的沟道长 度所在方向(即第一方向DR1)发生了旋转，导致第二驱动晶体管的栅极D32 相应地发生旋转，第二负载晶体管的沟道长度所在方向(即第二方向DR2) 发生了旋转，导致第二负载晶体管的栅极U32也相应地发生旋转，但是栅极 D32和栅极U32旋转之后恰好能够连接在一起。因此，这样的旋转并不增加 整个静态随机存储器存储单元的平面面积，即不增加静态随机存储器的制作 空间(面积)。并且整个静态随机存储器存储单元的平面面积仍然限定在与图 1类似的矩形区域中，保持了静态随机存储器存储单元排布的密集程度和规整 性。

请继续参考图6，第一传输晶体管的沟道长度和第二传输晶体管的沟道长 度均位于第三方向DR3，第三方向DR3平行于(001)晶面，并且第三方向 DR3平行于所述矩形区域的其中一边。

需要说明的是，在本发明的其它实施例中，第一方向DR1与所述衬底 (100)晶面的夹角可以为除0°以外，位于0°～22°之间的其它夹角，此时，比 率β相应的位于1.05:1～1.1:1之间，仍然满足相应的静态随机存储器存储单元 稳定系数仍然满足要求。

需要说明的是，在本发明的其它实施例中，第二方向DR2与所述衬底 (100)晶面的夹角可以为除0°以外，位于0°～22°之间的其它夹角，此时，比 率γ相应的位于1.2:1～1.4:1之间，仍然满足相应的静态随机存储器存储单元 稳定系数仍然满足要求。

本实施例中，第一方向DR1与第二方向DR2平行，并且与所述衬底(100) 晶面的夹角均为0°。这种情况下，不仅能够使制作过程中简化相应光掩膜层 的设计，简化制程，而且比率β的值和比率γ的值同时达到最优值。但是， 在本发明的其它实施例中，第一方向DR1与第二方向DR2平行也可以不平行， 两者可以与所述衬底(100)晶面的夹角可以分别为0°～22°中的任意角度。

需要说明的是，本实施例中，第一方向DR1与第二方向DR2与所述衬底 (100)晶面的夹角均为0°～22°。但是，在本发明的其它实施例中，也可以仅 第二方向DR2与所述衬底(100)晶面的夹角均为0°～22°。

本发明又一实施例提供一种静态随机存储器存储单元布局。

请参考图7，所述静态随机存储器存储单元布局包括制作于衬底上的第一 凸起410、第二凸起420、第三凸起430和第四凸起440，第二凸起420和第 四凸起440位于第一凸起410和第三凸起430之间，第二凸起420位于第一 凸起410和第四凸起440之间。

所述衬底为硅单晶衬底，具体可以为硅晶圆。所述衬底上表面为硅单晶 的(001)晶面，即图7所示的平面平行于所述衬底的(001)晶面。而图7 中的竖直虚线为衬底(110)晶面在图7所示平面的投影。

请继续参考图7，第一凸起410包括第一鳍部411(第一鳍部411为虚线 框包围部分的第一凸起410，其它鳍部沿用此表示方法)，第一鳍部411的长 度位于第一方向DR1，第一方向DR1平行于衬底(001)晶面。第二凸起420 包括第二鳍部421，第二鳍部421的长度位于第二方向(未标注，本实施例中， 第二方向平行于(110)晶面在图7所示平面的投影)，第二方向平行于衬底 (001)晶面。第三凸起430包括第三鳍部431，第三鳍部431的长度位于第 一方向DR1。第四凸起440包括第四鳍部441，第四鳍部441的长度位于第二 方向。各凸起的形成方法为本领域技术人员所熟知，在此不再赘述。

本实施例中，第一鳍部411用于形成第一驱动晶体管，第二鳍部421用 于形成第一负载晶体管，第三鳍部431用于形成第二驱动晶体管，第四鳍部 441用于形成第二负载晶体管。

请继续参考图7，在整个静态随机存储器中，第一凸起410还包括第五鳍 部412，第五鳍部412用于形成第一传输晶体管。第三凸起430还包括第六鳍 部432，第六鳍部432用于形成第二传输晶体管。

请继续参考图7，本实施例中，第一方向DR1与衬底(100)晶面的夹角 为0°，即图7中所示第一方向DR1与图7所示竖直虚线(即衬底(110)晶 面在图7所示平面的投影)的夹角为45°。在这种情况下，后续在此平面布局 上形成的完整晶体管中，由于第一鳍部411用于形成第一驱动晶体管且第三 鳍部431用于形成第二驱动晶体管，因此，第一驱动晶体管的电流驱动能力 与第一传榆晶体管的电流驱动能力的比率β可提高至1.1:1。同样的，第二驱 动晶体管的电流驱动能力与第二传榆晶体管的电流驱动能力的比率β可提高 至1.1:1。整个静态随机存储器单元的性能中比率β提高至1.1:1，即静态随机 存储器单元的性能显著提高，相应的静态随机存储器稳定性能提高，具体表 现为静态随机存储器的读噪声容限显著提高。

需要说明的是，在本发明的其它实施例中，第一方向DR1与衬底(100) 晶面的夹角也可以为除0°外，在0°～22°之间的任意角度。

请继续参考图8，所述静态随机存储器存储单元布局还包括第一栅极413、 第二栅极422、第三栅极433和第四栅极442。第一栅极413垂直横跨第一鳍 部411，第二栅极422垂直横跨第二鳍部421，第三栅极433垂直横跨第三鳍 部431，第四栅极442垂直横跨第四鳍部441。并且第一栅极413与第二栅极 422连接。第三栅极433与第四栅极442连接。同时，第一鳍部411、第二鳍 部421、第三鳍部431、第四鳍部441、第一栅极413、第二栅极422、第三栅 极433和第四栅极442位于矩形区域(未显示，可参考图5)中。

请继续参考图8，在整个静态随机存储器中，还包括第五栅极414和第六 栅极434。第五栅极414垂直横跨第五鳍部412，第六栅极434垂直横跨第六 鳍部432。第五鳍部412、第六鳍部432、第五栅极414和第六栅极434同样 位于上述矩形区域中。

本实施例中，相对现有技术而言，第三鳍部431的长度所在方向(即第 一方向DR1)发生了旋转，导致垂直横跨第三鳍部431的第三栅极433相应 地发生旋转。而第三栅极433与第四栅极442连接，为了保持第四栅极442 不发生旋转，在第三栅极433和第四栅极442之间的栅材料层发生了两次旋 转。

为了进一步说明两次旋转，将这部分栅材料层进一步分为第一栅材料层 451和第二栅材料层452，如图8所示。第一次旋转时，连接第四栅极442的 第一栅材料层451旋转至与第一方向DR1平行，第二次旋转时，与第一栅材 料层451连接的第二栅材料层452旋转回图8所示的水平方向，从而使第二 栅材料层452与第三栅极433连接。第一栅极413和第二栅极422之间也同 样对称地采取上述两次旋转，在此不再赘述。这种旋转方法能够保证整个平 面布局的平面面积保持不变，从而使后续形成的静态随机存储器存储单元保 持相应的密集程度和规整性。

本实施例所提供的静态随机存储器存储单元布局后续进一步用于形成完 整的静态随机存储器，所形成的静态随机存储器可参考图5及图5相关内容。

本发明又一实施例提供一种静态随机存储器存储单元布局。

请参考图9，所述静态随机存储器存储单元布局包括制作于衬底上的第一 凸起510、第二凸起520、第三凸起530和第四凸起540，第二凸起520和第 四凸起540位于第一凸起510和第三凸起530之间，第二凸起520位于第一 凸起510和第四凸起540之间。

所述衬底为硅单晶衬底，具体可以为硅晶圆。所述衬底上表面为硅单晶 的(001)晶面，即图9所示的平面平行于所述衬底的(001)晶面。而图9 中的竖直虚线为衬底(110)晶面在图9所示平面的投影。

请继续参考图9，第一凸起510包括第一鳍部511(第一鳍部511为虚线 框包围部分的第一凸起510，其它鳍部沿用此表示方法)，第一鳍部511的长 度位于第一方向DR1，第一方向DR1平行于衬底(001)晶面。第二凸起520 包括第二鳍部521，第二鳍部521的长度位于第二方向DR2，第二方向DR2 平行于衬底(001)晶面。第三凸起530包括第三鳍部531，第三鳍部531的 长度位于第一方向DR1。第四凸起540包括第四鳍部541，第四鳍部541的长 度位于第二方向DR2。各凸起的形成方法为本领域技术人员所熟知，在此不 再赘述。

本实施例中，第一鳍部511用于形成第一驱动晶体管，第二鳍部521用 于形成第一负载晶体管，第三鳍部531用于形成第二驱动晶体管，第四鳍部 541用于形成第二负载晶体管。

请继续参考图9，在整个静态随机存储器中，第一凸起510还包括第五鳍 部512，第五鳍部512用于形成第一传输晶体管。第三凸起530还包括第六鳍 部532，第六鳍部532用于形成第二传输晶体管。

请继续参考图9，本实施例中，第一方向DR1与衬底(100)晶面的夹角 为0°，即图9中所示第一方向DR1与图9所示竖直虚线(即衬底(110)晶 面在图9所示平面的投影)的夹角为45°。在这种情况下，后续在此平面布局 上形成的完整晶体管中，由于第一鳍部511用于形成第一驱动晶体管且第三 鳍部531用于形成第二驱动晶体管，因此，第一驱动晶体管的电流驱动能力 与第一传榆晶体管的电流驱动能力的比率β可提高至1.1:1。同样的，第二驱 动晶体管的电流驱动能力与第二传榆晶体管的电流驱动能力的比率β可提高 至1.1:1。整个静态随机存储器单元的性能中比率β提高至1.1:1，即静态随机 存储器单元的性能显著提高，相应的静态随机存储器稳定性能提高，具体表 现为静态随机存储器的读噪声容限显著提高。

请继续参考图9，本实施例中，第二方向DR2与图9所示竖直虚线(即 衬底(110)晶面在图9所示平面的投影)的夹角为45°。在这种情况下，后 续在此平面布局上形成的完整晶体管中，由于第二鳍部521用于形成第一负 晶体管且第四鳍部531用于形成第二负载晶体管，因此，第一传榆晶体管的 电流驱动能力与第一负载晶体管的电流驱动能力的比率γ可提高至1.4:1，同 样的，第二传榆晶体管的电流驱动能力与第二负载晶体管的电流驱动能力的 比率γ可提高至1.4:1，而整个静态随机存储器单元的性能显著提高，相应的 静态随机存储器稳定性能提高，具体表现为静态随机存储器的写噪声容限显 著提高。

需要说明的是，在本发明的其它实施例中，第一方向DR1与衬底(100) 晶面的夹角也可以为除0°外，在0°～22°之间的任意角度。

请继续参考图10，所述静态随机存储器存储单元布局还包括第一栅极 513、第二栅极522、第三栅极533和第四栅极542。第一栅极513垂直横跨 第一鳍部511，第二栅极522垂直横跨第二鳍部521，第三栅极533垂直横跨 第三鳍部531，第四栅极542垂直横跨第四鳍部541。并且第一栅极513与第 二栅极522连接。第三栅极533与第四栅极542连接。同时，第一鳍部511、 第二鳍部521、第三鳍部531、第四鳍部541、第一栅极513、第二栅极522、 第三栅极533和第四栅极542位于矩形区域(未显示，可参考图6)中。

请继续参考图10，在整个静态随机存储器中，还包括第五栅极514和第 六栅极534。第五栅极514垂直横跨第五鳍部512，第六栅极534垂直横跨第 六鳍部532。第五鳍部512、第六鳍部532、第五栅极514和第六栅极534同 样位于上述矩形区域中。

请继续参考图10，第一传输晶体管的沟道长度和第二传输晶体管的沟道 长度均位于第三方向DR3，第三方向DR3平行于(001)晶面，并且第三方 向DR3平行于所述衬底(110)晶面。

需要说明的是，在本发明的其它实施例中，第一方向DR1与所述衬底 (100)晶面的夹角可以为除0°以外，位于0°～22°之间的其它夹角，此时，比 率β相应的位于1.05:1～1.1:1之间，仍然满足相应的静态随机存储器存储单元 稳定系数仍然满足要求。

需要说明的是，在本发明的其它实施例中，第二方向DR2与所述衬底 (100)晶面的夹角可以为除0°以外，位于0°～22°之间的其它夹角，此时，比 率γ相应的位于1.2:1～1.4:1之间，仍然满足相应的静态随机存储器存储单元 稳定系数仍然满足要求。

本实施例中，相对现有技术而言，第三鳍部531的长度所在方向(即第 一方向DR1)发生了旋转，导致垂直横跨第三鳍部531的第三栅极533相应 地发生旋转。而第三栅极533与第四栅极542连接，为了保持第四栅极542 不发生旋转，在第三栅极533和第四栅极542之间的栅材料层551发生了旋 转。具体的，将这栅材料层551旋转成与第一方向DR1平行，从而使连接第 三栅极533与第四栅极542。第一栅极513和第二栅极522之间也同样对称地 采取上述两次旋转，在此不再赘述。这种旋转方法能够保证整个平面布局的 平面面积保持不变，从而使后续形成的静态随机存储器存储单元保持相应的 密集程度和规整性。

本实施例中，第一方向DR1与第二方向DR2平行，并且与所述衬底(100) 晶面的夹角均为0°。这种情况下，不仅能够使制作过程中简化相应光掩膜层 的设计，简化制程，而且比率β的值和比率γ的值同时达到最优值。但是， 在本发明的其它实施例中，第一方向DR1与第二方向DR2平行也可以不平行， 两者可以与所述衬底(100)晶面的夹角可以分别为0°～22°中的任意角度。

需要说明的是，本实施例中，第一方向DR1与第二方向DR2与所述衬底 (100)晶面的夹角均为0°～22°。但是，在本发明的其它实施例中，也可以仅 第二方向DR2与所述衬底(100)晶面的夹角均为0°～22°。

本实施例所提供的静态随机存储器存储单元布局后续进一步用于形成完 整的静态随机存储器，所形成的静态随机存储器可参考图6及图6相关内容。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员， 在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。