一种实现高电压集成CMOS器件的器件结构和制备方法

摘要

本发明涉及半导体器件制作技术领域，具体涉及一种实现高电压集成CMOS器件的器件结构和制备方法，本发明通过深沟槽刻蚀工艺形成一种CMOS器件结构，实现了在先进工艺下无法实现高压驱动晶体管的难题，利用深沟槽隔离工艺实现立体栅结构晶体管，在先进工艺下增加了晶体管的实际沟道长度和栅绝缘层厚度，从而使晶体管能够在较高电压下正常工作，增强其电压驱动能力。本发明利用深沟槽隔离工艺实现高压CMOS器件的方法兼容标准CMOS工艺，工艺步骤简单，成本较低，面积小，可实现先进CMOS工艺集成高电压驱动的功能。

说明书

技术领域

本发明涉及半导体器件制作技术领域，具体涉及一种实现CMOS 器件集成高电压驱动的方法。

背景技术

随着集成电路持续向高速度、低功耗、低电压方向的发展，对集 成电路的要求越来越高，同时也不断推动着集成电路工艺技术的迅速 发展，目前先进的硅CMOS集成工艺已进入28纳米和14纳米领域， 并逐渐走向10纳米等更先进的工艺尺寸。随着工艺尺寸不断缩小， 栅绝缘层越来越薄，沟道越来越短，电源电压必须降低，否则晶体管 就会因为电压过大导致击穿而失效。由于在电压降低时晶体管的电压 驱动能力也在不断降低，通常情况下高压驱动晶体管很难在先进工艺 下实现。例如，在40nm和28nm制程下，大多数的I/O均在2.5V 或者3.3V电压下驱动，为了能够实现5V甚至更高的电压驱动，就 必须额外增加另外一款独立的芯片，这对SoC(System-On-a-Chip) 的趋势是一个挑战。

因此，如何增加独立的芯片同时使CMOS晶体管有更高的驱动 电压成为本领域技术人员面临的一大难题。

发明内容

针对上述问题，本发明提出一种实现CMOS器件集成高电压驱 动的方法，通过对栅极区进行深沟槽隔离工艺实现CMOS器件的高 压驱动，该技术方案具体为：

一种实现高电压集成CMOS器件的器件结构的制备方法，其中， 所述方法包括：

于外延层区域形成深沟槽；

于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化 层；

沉积有栅氧化层的深沟槽中填充多晶硅，并同时于CMOS器件 上表面的栅氧化层的表面沉积一多晶硅层；

平坦化处理所述多晶硅层的上表面；

于多晶硅层的平坦化后的上表面附着一多晶硅氧化层；

进行源漏区的离子注入，形成源极和漏极；

于栅极、源极和漏极形成金属引脚，形成CMOS器件。

上述的实现CMOS器件的方法，其中，于外延层形成深沟槽的 方法还包括：

旋涂一光刻胶层覆盖所述衬底的上表面；

以图案化的光刻胶为掩膜，刻蚀形成深沟槽。

上述的实现CMOS器件的方法，其中，采用深反应离子刻蚀的 方法形成所述深沟槽。

上述的实现CMOS器件的方法，其中，所述于深沟槽的底部和 侧壁以及CMOS器件的上表面沉积一栅氧化层的方法还包括：

于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一牺牲氧 化层；

去除所述牺牲氧化层；

于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化 层。

上述的实现CMOS器件的方法，其中，根据电压的需要控制所 述栅氧化层的厚度。

上述的实现CMOS器件的方法，其中，采用化学机械抛光的方 法平坦化所述多晶硅层的上表面。

上述的实现CMOS器件的方法，其中，所述进行源漏区的离子 注入，形成源极和漏极的方法还包括：

旋涂一层光刻胶覆盖于所述衬底的上表面；

以图案化的光刻胶为掩膜，离子注入形成源区和漏区。

上述的实现CMOS器件的方法，其中，所述于栅极、源极和漏 极形成金属引脚，形成CMOS器件的方法还包括：

于所述衬底的上表面覆盖一绝缘隔离层；

刻蚀去除所述源区、漏区和栅极区上方的部分绝缘隔离层形成若 干开口；

于所述开口内填充金属，以形成欧姆接触；

沉积一金属于所述填充金属的上表面，形成若干衬垫，以将所述 源极、栅极、漏极电性引出，形成CMOS器件。

上述的实现CMOS器件的方法，其中，所述平坦化所述多晶硅 层的上表面的步骤还包括：

去除所述衬底上表面的多晶硅以及所述深沟槽中高于所述衬底 上表面部分的多晶硅。

一种实现高电压集成CMOS器件的器件结构，其中，所述结构 包括：

衬底，设置有深沟槽结构，且于所述深沟槽结构的两侧设置有源 区；

多晶硅栅，充满所述深沟槽结构；

栅氧化层，设置在所述多晶硅栅与所述衬底之间，以将所述衬底 与所述多晶硅栅以及源区绝缘；

绝缘层，覆盖所述衬底、栅绝缘层和多晶硅栅的上表面；

多个金属引脚，设置于所述绝缘层之上，且分别位于所述有源区 和所述多晶硅栅上方，以将栅极、源极区和漏极区电性引出。

上述的器件结构，其中，所述深沟槽的深度大于所述源区的深度。

上述的器件结构，其中，所述绝缘层上设置有若干开口，所述开 口位于栅极区、源极区和漏极区上方的绝缘层。

上述的器件结构，其中，所述开口内填充金属，以形成欧姆连接。

上述的器件结构，其中，所述金属与所述金属引脚紧密贴合。

本发明具有的优点以及利用本发明达到的有益效果：

本发明通过深沟槽隔离工艺实现CMOS器件在高压下驱动，有 效克服了在先进工艺下无法实现高压驱动的晶体管的难题，在先进工 艺下增加了晶体管的实际沟道长度和栅绝缘层厚度，从而使晶体管能 够在较高电压下正常工作，增强其电压驱动能力。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发 明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记 指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明 的主旨。

图1为本发明制作CMOS器件的流程图；

图2为本发明一实施例中提供的衬底上旋涂一光刻胶层的结构示 意图；

图3为本发明一实施例中于外延层区域形成深沟槽的结构示意 图；

图4是本发明一实施例中覆盖一栅氧化层于衬底的上表面及深沟 槽的侧壁和底部的结构示意图；

图5是本发明一实施例中沉积多晶硅层于栅氧化层上表面并填充 深沟槽的结构示意图；

图6是本发明一实施例中平坦化多晶硅层后结构示意图；

图7是本发明一实施例中附着一多晶硅氧化层于衬底及深沟槽表 面后结构示意图；

图8是本发明一实施例中于多晶硅氧化层表面旋涂一层光刻胶并 图案化后的结构示意图；

图9是本发明一实施例中于源区、漏区离子注入后结构示意图；

图10是本发明一实施例中欧姆连接并于源极、漏极和栅极形成 金属衬垫后结构示意图。

具体实施方式

参见图1所示结构示意图，本发明提供一种实现高电压集成 CMOS器件的器件结构的制备方法，首先，通过刻蚀工艺在外延层区 域形成深沟槽；继续于深沟槽的底部和侧壁以及CMOS器件的上表 面沉积一栅氧化层；继续沉积有栅氧化层的深沟槽中填充多晶硅，并 同时于CMOS器件上表面的栅氧化层的表面沉积一多晶硅层；继续 平坦化处理所述多晶硅层的上表面；继续于多晶硅层的平坦化后的上 表面附着一多晶硅氧化层；继续进行源漏区的离子注入，形成源极和 漏极；最后，于栅极、源极和漏极形成金属引脚，形成CMOS器件。

作为本发明一个优选实施例，于外延层形成深沟槽的方法还包 括：

旋涂一光刻胶层覆盖衬底的上表面；

以图案化的光刻胶为掩膜，刻蚀形成深沟槽。

作为本发明一个优选实施例，采用深反应离子刻蚀的方法形成深 沟槽。

作为本发明一个优选实施例，于深沟槽的底部和侧壁以及CMOS 器件的上表面沉积一栅氧化层的方法还包括：

于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一牺牲氧 化层；

去除该牺牲氧化层；

于深沟槽的底部和侧壁以及CMOS器件的上表面沉积一栅氧化 层。

之所以首先沉积一层牺牲氧化层，目的在于捕获Si表面的缺陷。

作为本发明一个优选实施例，根据电压的需要控制栅氧化层的厚 度。

作为本发明一个优选实施例，采用化学机械抛光的方法平坦化多 晶硅层的上表面。

作为本发明一个优选实施例，进行源漏区的离子注入，形成源极 和漏极的方法还包括：

旋涂一层光刻胶覆盖于衬底的上表面；

以图案化的光刻胶为掩膜，离子注入形成源区和漏区。

作为本发明一个优选实施例，所述于栅极、源极和漏极形成金属 引脚，形成CMOS器件的方法还包括：

于衬底的上表面覆盖一绝缘隔离层；

刻蚀去除源区、漏区和栅极区上方的部分绝缘隔离层形成若干开 口；

于开口内填充金属，以形成欧姆接触；

沉积一金属于填充金属的上表面，形成若干引脚，以将所述源极、 栅极、漏极电性引出，形成CMOS器件。

作为本发明一个优选实施例，平坦化多晶硅层的上表面的步骤还 包括：

去除衬底上表面的多晶硅以及所述深沟槽中高于衬底上表面部 分的多晶硅。

以下以一制备NMOS器件为例进行详细阐述：

参见图2所示结构，首先提供一衬底1，优选的，为硅衬底，继 续在衬底预设栅极区，于衬底上表面旋涂一层光刻胶，并于预设的栅 极区的上方形成图案化的光刻胶层2。

参见图3所示结构示意图，以图案化的光刻胶为掩膜，在预设的 栅极区采用深反应离子解释的方法对衬底进行深沟槽刻蚀，形成图3 所述的结构示意图。

参见图4所示结构，于硅衬底的上表面及深沟槽的侧壁和底部附 着一层栅氧化层3，值得注意的是，为了捕获Si表面的缺陷，在附着 栅氧化层之前，首先，于硅衬底的上表面及深沟槽的侧壁和底面附着 一牺牲氧化层，然后去除牺牲氧化层，最后，在硅衬底的上表面及深 沟槽的侧壁和底部附着一层栅氧化层。

参见图5所示结构，于深沟槽中填充多晶硅栅4，以形成NMOS 器件的栅极。

参见图6所示的结构示意图，平坦化多晶硅栅4，使硅衬底的上 表面裸露，并使深沟槽内多晶硅栅的上表面与硅衬底的上表面持平。

参见图7所示结构示意图，于硅衬底上表面及深沟槽内多晶硅层 的上表面覆盖一多晶硅氧化层5，以缓冲隔离多晶硅。

参见图8所示的结构示意图，于多晶硅氧化层的上表面旋涂一层 光刻胶，于栅极区的两侧预设源区和漏区的位置，并根据栅极、源区 和漏区的位置图案化光刻胶层6。

参见图9所示结构，对预设的源区和漏区进行N+离子注入，形 成源极区和漏极区。

参见图10所示结构，首先于形成有源极区和漏极区的衬底上表 面覆盖一绝缘层7，然后旋涂一层光刻胶覆盖绝缘层7的上表面，图 案化光刻胶，刻蚀源极区、漏极区和栅极的上方的绝缘层分别于栅极、 源极区和漏极区上方形成一开口，于开口内填充金属形成欧姆连接， 继续沉积一金属于填充的金属8的上表面，形成引脚，以将栅极、源 极区和漏极区电性引出。

基于上述实施例中的方法，本发明同时公开一种实现高电压集成 CMOS器件的器件结构，即参见图10所示结构，该结构包括衬底1、 多晶硅层4、栅氧化层3、绝缘层7和多个金属引脚8。

衬底1上设置有深沟槽结构，且于深沟槽结构的两侧设置有源 区。多晶硅栅4充满衬底上设置的深沟槽结构。栅氧化层3设置在多 晶硅栅4与衬底1及源区之间，以将所述衬底与所述多晶硅栅以及源 区绝缘。绝缘层7覆盖衬底、栅绝缘层和多晶硅栅的上表面。多个金 属引脚8设置于绝缘层之上，且分别位于有源区和多晶硅栅上方，以 将栅极、源极区和漏极区电性引出。

在本发明中，深沟槽的深度大于源区的深度。

作为本发明一个优选实施例，绝缘层7上设置有若干开口，开口 位于栅极区、源极区和漏极区上方的绝缘层。

作为本发明一个优选实施例，开口内填充金属，以形成欧姆连接。

作为本发明一个优选实施例，所述金属与所述金属引脚紧密贴 合。

综上所述，本发明通过深沟槽刻蚀工艺制作一种CMOS器件结 构，实现了在先进工艺下无法实现高压驱动的晶体管的难题，利用深 沟槽隔离工艺实现立体栅结构晶体管，在先进工艺下增加了晶体管的 实际沟道长度和栅绝缘层厚度，从而使晶体管能够在较高电压下正常 工作，增强其电压驱动能力。本发明利用深沟槽隔离工艺实现高压 CMOS器件的方法兼容标准CMOS工艺，工艺步骤简单，成本较低， 面积小，可实现先进CMOS工艺集成高电压驱动的功能。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局 限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完 全，并且将本发明的范围完全地传递给本领域技术人员。在附图中， 为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附 图标记表示相同的元件。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明 并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该 理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人 员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法 和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为 等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是 未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保 护的范围内。