应用于单端SAR ADC的电容失配校准电路及其校准方法

摘要

本发明公开了一种应用于单端SAR ADC电容失配校准方法，通过可以校准SAR ADC的电容失配所引起的误差。该方法在模拟域只需要插入两对冗余电容，在数字域进行电容失配的补偿。其中含有两对冗余点电容的二进制电容DAC包括分段二进制电容DAC以及插入在分段电容MSB段最低位Cj的冗余电容Cjr+,Cjr-，以及插入在LSB段中的冗余电容Cqr+,Cqr-。冗余位计算模块将所插入的冗余位加入与其他正常位计算成N-bit的有效输出。电容失配校准模块对输出结果进行电容失配的补偿。该校准方法传统的SAR ADC结构只加入了两对冗余电容，失配补偿的计算在数字域中进行，从而减小版图面积，以及模拟电路复杂度。

说明书

技术领域

本发明涉及一种应用于单端SAR ADC电容的失配校准方法，属于SAR ADC校准技术。 

背景技术

高精度SAR ADC(逐次逼近寄存器型的模拟数字转换器)由于其电容失配的限制，需要采用较大的电容来满足电容匹配度的要求，特别是精度高于12-bit以上的情况，一般需要通过电容失配校准才能够解决电容失配所带来的影响。然而采用大DAC(数字模拟转换器)电容，建立时间因而受到限制，并且功耗也会提高。另外传统的校准方法对每一个需要校准的电容都要求一个单独的校准DAC阵列，尽管校准DAC阵列只需要5bit左右，但是一旦需要校准的电容较多，其校准DAC阵列的电容便可能与本身DAC阵列的所占的面积相当，这直接导致了芯片成本的提高。

近几年的非二进制电容DAC阵列尽管能够实现电容失配校准，但是由于采用了非二进制电容DAC阵列，其版图的匹配度会明显比二进制电容DAC阵列差，并且在数字逻辑上由于要存储每个电容的权重，其复杂度也提升很多。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种单端SAR ADC电容失配校准方法，利用SAR ADC二进制冗余电容本身进行电容失配校准，以提高SAR ADC的精度。

技术方案：为实现上述目的，本发明采用的技术方案为：应用于单端SAR ADC的电容失配校准电路，包括二进制冗余校准电容阵列，比较器，单端SAR逻辑电路，冗余位计算模块，电容失配校准模块；

所述二进制冗余校准电容阵列包括分段二进制电容阵列以及至少两对冗余电容，所述两对冗余电容包括插入在分段二进制电容阵列MSB段最低位C_j旁的冗余电容C_jr+和C_jr-，以及插入在分段二进制电容阵列LSB段中任一位C_q旁的冗余电容C_qr+和C_qr-；其中，冗余电容C_jr+、C_jr-与C_j的电容值相同，冗余电容C_qr+、C_qr-与C_q电容值相同；所述分段二进制电容阵列的最低位插入有C_d1和C_d2,C_d1和C_d2的电容值分别为单位电容C_u的1/2以及1/4；即所述二进制冗余校准电容阵列的分段电容的MSB段为C_N-1至C_j段，包括冗余电容C_jr+以及C_jr-；二进制冗余校准电容阵列的分段电容的LSB段为C_j-1至C₀段，包括冗余电容C_qr+、C_qr-以及C_d1和C_d2的；其中，N为二进制冗余校准电容阵列的总位数；

所述二进制冗余校准电容阵列的采样电容C_S为C_N-1至C_j，包括一个与C_j大小相同的电容C_j0；即：

$C_S=\underset{k=j}{\overset{N-1}{\Sigma }}{C}_k+C_{j0};$

所述冗余位计算模块将两对冗余电容的冗余码加入到原始码D_A中，得到经过补偿的输出码D_B，所述原始码D_A为二进制冗余校准电容阵列每一位输出的数字码：

$D_B=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{B,k}\times 2^k=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{A,k}\times 2^k+\underset{k=j,q}{\Sigma }(s_{k+}+s_k-)2^k;$

其中s_k+，s_k-为冗余码的符号：

s_k+＝D_A,k×D_A,kr,$s_{k-}=-\overline{D_{A,k}}\times \overline{D_{A,kr}};$

所述电容失配校准模块对输出结果进行电容失配的补偿。

本发明应用于单端SAR ADC的电容失配校准电路实现的电容失配校准方法，具体步骤如下：

步骤一、获取系统失调误差码：在采样阶段断开所有采样开关，将二进制冗余校准电容阵列的采样电容C_S的下级板连接到参考电平Vref，其他电容的下极板连接到gnd，比较器的两个输入端都连接到比较器的共模电平Vcm；采样结束之后，保持采样电容C_S的下级板连接在参考电平Vref上，单端SAR的转换从C_j-1开始，并将LSB段电容阵列最后两个小电容C_d1和C_d2也用于SAR的转换，转换所得到的经过补偿的数字输出码记为DΔ；将上述操作重复若干次，并作平均值，得到系统失调误差码

步骤二、获取每个电容的误差码：从需要电容校准的MSB段的最低位电容，以及与MSB段最低位权重相同的冗余校准电容开始，向MSB段高位进行电容校准；即需要校准的MSB段电容分别从C_j到C_N-1,其中C_j为需要电容失配校准二进制冗余校准电容阵列中的最小电容，根据冗余电容的分布，C_j旁边有一对冗余电容，分别为C_jr+和C_jr-；校准的过程：在采样阶段断开所有采样开关，将C_i的下级板连接到参考电平Vref,其中C_i∈(C_N-1,…,C_j,C_jr+,C_jr-)，其他电容的下极板连接到gnd，比较器的两个输入端都连接到比较器的共模电平Vcm；采样结束之后，将C_i的下级板连接到gnd，单端SAR的转换从C_i-1开始，直到小电容C_d1和C_d2转换结束；将C_N-1,…,C_j,C_jr+,C_jr-每个电容校准转换进行若干次转换，并对其求平均值，得到每个电容的误差码

具体的，在校准C_j、C_jr+和C_jr-电容时，将得到的经过补偿的输出值D_B减去该次转换的理想输出值，并减去系统失调误差码得到该位的电容失配补偿码Dδ_i，即：

其中Dδ_i为Dδ_j、Dδ_jr+或者Dδ_jr-；

当进行C_j+1至C_N-1电容误差测量的时候，不仅需要将得到的经过补偿的输出值D_B减去该次转换的理想输出值，并减去系统失调误差码还需要累加上该次输出为1所在位的电容失配值，得到该位的电容失配补偿码Dδ_i，即：

${\mathrm{D\delta }}_i=(\underset{k=0}{\overset{i-1}{\Sigma }}{D}_{B,k}\times 2^k-2^i)-\overline{D\Delta }+\underset{k=j}{\overset{i-1}{\Sigma }}{D}_{A,k}\times {\mathrm{D\delta }}_k+(s_{j+}\times {\mathrm{D\delta }}_{jr+}+s_{j-}\times {\mathrm{D\delta }}_{jr-}),$其中Dδ_i＝Dδ_N-1～Dδ_j+1

将每个需要补偿的电容进行若干次电容误差的测量，并取其平均值，得到每个电容的误差码，记为

步骤三、后台校准：将得到的经过补偿的输出值D_B，加上该次转换的误差码其结果记为D_C：

$D_C=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{C,k}=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{B,k}\times 2^k+\overline{{\mathrm{D\delta }}_{tot}};$

其中，该次转换的误差码表示为：

$\overline{{\mathrm{D\delta }}_{tot}}=\underset{k=j}{\overset{N-1}{\Sigma }}{D}_{A,k}\times \overline{{\mathrm{D\delta }}_k}+(s_{j+}\times \overline{{\mathrm{D\delta }}_{jr+}}+s_{j-}\times \overline{{\mathrm{D\delta }}_{jr-}});$

采样电容的总误差为

$\overline{{\mathrm{D\delta }}_S}=\underset{k=j}{\overset{N-1}{\Sigma }}\overline{{\mathrm{D\delta }}_k}$

因为采样电容所导致的系统增益误差的补偿码为：

$D_{comp}=-(\overline{{\mathrm{D\delta }}_S}\times \underset{k=0}{\overset{N-1}{\Sigma }}{D}_{C,k}{2}^k)÷2^N$

即D_C加上增益补偿码再减去失配误差即可获得最终的输出结果D_fin：

$D_{fin}=D_C+D_{comp}-\overline{D\Delta }.$

进一步的，步骤一和步骤二所述的若干次均为16次。

有益效果：本发明提供应用于单端SAR ADC的二进制电容阵列冗余校准方法，相对于现有技术，具有如下优点：

1、使用二进制冗余校准电容阵列本身进行电容校准，相对于传统的SAR ADC电容失配校准方法，并不需要额外的校准电容阵列，因而节省了额外校准电容阵列对应的电容，开关， 以及控制逻辑，因而能够比传统电容失配校准节省功耗以及面积。

2、本发明提出的单端SAR ADC二进制电容阵列校准方法校准范围约为±(2^j+2^q)LSB，校准范围比传统SAR ADC电容失配校准方法更大。

3、本发明提出的单端SAR ADC二进制电容阵列校准方法，只需要在二进制电容阵列冗余校准SAR ADC上加入电容失配校准的数字逻辑，不改动SAR ADC的模拟部分，易于实现。

4.由于该方法是基于冗余校准的，因而不止能够对电容失配进行校准，还能够校准转换过程中的动态误差。

附图说明

图1为单端SAR ADC冗余校准操作过程。

图2为单端SAR ADC的输出数字码计算示意图。

图3为本发明单端SAR ADC电容失配校准的结构图。

图4为本发明单端SAR ADC电容失配校准的冗余电容分布及其数字输出码。

图5为本发明单端SAR ADC电容失配校准操作流程图。

图6为本发明单端SAR ADC电容失配校准的14-bit单端SAR ADC输出频谱图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

本发明提出了基于单端14bit二进制冗余校准电容阵列，并对其进行电容阵列的校准从而提高ADC的精度。由于本发明基于冗余电容校准。因而先对单端SAR ADC的冗余电容校准进行说明。

图1为单端SAR ADC冗余校准操作过程。从图中可以看出，其非冗余位的操作过程与正常单端SAR ADC是完全相同的。而当转换到冗余位C_jr+和C_jr-的时候，先对冗余位前面的C_j进行判决，如果bj为1，则进入正补偿即Cjr+的支路；如果bj为0，则进入负补偿即Cjr-的支路。当进入正补偿支路，其操作过程与正常位转换过程是相同的，改支路是对电容Cjr+进行操作。而当进入负补偿支路，并不像正常转换先将电容下级板接高电平，而是直接进入判决。(具体见专利号为201510069640.2的应用于单端SAR ADC的二进制电容阵列及其冗余校准方法)。

图2为单端SAR ADC的输出数字码计算示意图。图中假设在C_j位旁边插入一个冗余位，即插入冗余电容C_jr+，C_jr-，其产生的输出输出码为b_jr。在将冗余位计算到输出数字码的公式如图2中所示。

图3本发明单端SAR ADC电容失配校准的结构图。从图中可以看出，该校准方法的系统 结构是基于二进制DAC电容阵列SAR ADC的。在传统结构的二进制DAC电容阵列基础上加入了冗余电容。其中一对冗余电容C_jr+，C_jr-位于分段电容MSB阵列的尾端，另一对冗余电容C_qr+，C_qr-位于分段电容LSB阵列中。该校准方法在模拟域只加入了这两对冗余电容以及相应的开关，因而对现有的结构能够很容易进行改进。在数字域加入了冗余位处理以及电容失配校准。其中，冗余位处理是将输出的原始码D_A进行整理，得到代表未经过电容校准的输出数字码。其计算过程为

$D_B=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{B,k}\times 2^k=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{A,k}\times 2^k+\underset{k=j,q}{\Sigma }(s_{k+}+s_{k-})2^k$

图4为本发明单端SAR ADC电容失配校准的冗余电容分布及其数字输出码。从图中可以看出，电容以及其对应的输出原始数字码D_A之间的关系。其中在电容阵列的最小电容后面插入两个电容，C_d1和C_d2其电容值分别为单位电容C_u的1/2以及1/4。这两个电容的加入是为了减小电容校准的过程中量化噪声所引起的精度损失。所述二进制冗余校准电容阵列的采样电容C_S为C_N-1至C_j，包括一个与C_j大小相同的电容C_j0；即：

$C_S=\underset{k=j}{\overset{N-1}{\Sigma }}{C}_k+C_{j0}.$

图5为本发明的所提出单端SAR ADC电容误差校准的流程。

ADC输出的原始码为D_A，将冗余码加入到原始码中，得到经过补偿的输出码D_B：

$D_B=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{B,k}\times 2^k=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{A,k}\times 2^k+\underset{k=j,q}{\Sigma }(s_{k+}+s_{k-})2^k$

其中s_k+，s_k-为冗余位的符号，可以通过下面公式获得：

s_k+＝D_A,k×D_A,kr,$s_{k-}=-\overline{D_{A,k}}\times \overline{D_{A,kr}}$

利用二进制冗余校准电容阵列校准本身的电容误差而无需在增加额外的电容阵列或者额外的校准器件。电容阵列校准方法具体步骤如下：

步骤一、获取系统失调误差码：在采样阶段断开所有采样开关，将二进制冗余校准电容阵列的采样电容C_S的下级板连接到参考电平Vref，其他电容的下极板连接到gnd，比较器的两个输入端都连接到比较器的共模电平Vcm；采样结束之后，保持采样电容C_S的下级板连接在参考电平Vref上，单端SAR的转换从C_j-1开始，并将LSB段电容阵列最后两个小电容C_d1和C_d2也用于SAR的转换，转换所得到的经过补偿的数字输出码记为DΔ；将上述操作重复若干次，并作平均值，得到系统失调误差码

步骤二、获取每个电容的误差码：从需要电容校准的MSB段的最低位电容，以及与MSB段最低位权重相同的冗余校准电容开始，向MSB段高位进行电容校准；即需要校准的MSB段电容分别从C_j到C_N-1,其中C_j为需要电容失配校准二进制冗余校准电容阵列中的最小电容，根据冗余电容的分布，C_j旁边有一对冗余电容，分别为C_jr+和C_jr-；校准的过程：在采样阶段断开所有采样开关，将C_i的下级板连接到参考电平Vref,其中C_i∈(C_N-1,…,C_j,C_jr+,C_jr-)，其他电容的下极板连接到gnd，比较器的两个输入端都连接到比较器的共模电平Vcm；采样结束之后，将C_i的下级板连接到gnd，单端SAR的转换从C_i-1开始，直到小电容C_d1和C_d2转换结束；将C_N-1,…,C_j,C_jr+,C_jr-每个电容校准转换进行若干次转换，并对其求平均值，得到每个电容的误差码

具体的，在校准C_j、C_jr+和C_jr-电容时，将得到的经过补偿的输出值D_B减去该次转换的理想输出值，并减去系统失调误差码得到该位的电容失配补偿码Dδ_i，即：

${\mathrm{D\delta }}_i=(\underset{k=0}{\overset{i-1}{\Sigma }}{D}_{B,k}\times 2^k-2^i)-\overline{D\Delta },$其中Dδ_i为Dδ_j、Dδ_jr+或者Dδ_jr-；

当进行C_j+1至C_N-1电容误差测量的时候，不仅需要将得到的经过补偿的输出值D_B减去该次转换的理想输出值，并减去系统失调误差码还需要累加上该次输出为1所在位的电容失配值，得到该位的电容失配补偿码Dδ_i，即：

${\mathrm{D\delta }}_i=(\underset{k=0}{\overset{i-1}{\Sigma }}{D}_{B,k}\times 2^k-2^i)-\overline{D\Delta }+\underset{k=j}{\overset{i-1}{\Sigma }}{D}_{A,k}\times {\mathrm{D\delta }}_k+(s_{j+}\times {\mathrm{D\delta }}_{jr+}+s_{j-}\times {\mathrm{D\delta }}_{jr-}),$其中Dδ_i＝Dδ_N-1～Dδ_j+1

将每个需要补偿的电容进行若干次电容误差的测量，并取其平均值，得到每个电容的误差码，记为

步骤三、后台校准：前面两步操作结束之后，便获得了需要校准的各电容的误差值，接下来只需要在正常转换中将输出码减去相应的误差值即可。具体为正常的单端转换，从C_N-1至C₀，得到的经过冗余补偿的数字输出码为D_B，对其进行电容适配的补偿。将经过冗余补偿的数字输出码D_B加上该次转换的失配补偿码其结果记为D_C：

$D_C=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{C,k}=\underset{k=0}{\overset{N-1}{\Sigma }}{D}_{B,k}\times 2^k+\overline{{\mathrm{D\delta }}_{tot}};$

其中，该次转换的误差码表示为：

$\overline{{\mathrm{D\delta }}_{tot}}=\underset{k=j}{\overset{N-1}{\Sigma }}{D}_{A,k}\times \overline{{\mathrm{D\delta }}_k}+(s_{j+}\times \overline{{\mathrm{D\delta }}_{jr+}}+s_{j-}\times \overline{{\mathrm{D\delta }}_{jr-}});$

由于采样电容存在电容失配，会导致D_C与理想输出存在增益误差，因而需要进一步对增益误差进行补偿。采样电容的总误差为

$\overline{{\mathrm{D\delta }}_S}=\underset{k=j}{\overset{N-1}{\Sigma }}\overline{{\mathrm{D\delta }}_k}$

因而，增益的补偿码为：

$D_{comp}=-(\overline{{\mathrm{D\delta }}_S}\times \underset{k=0}{\overset{N-1}{\Sigma }}{D}_{C,k}{2}^k)÷2^N$

将D_C加上增益补偿码再减去失调误差即可获得最终的输出结果D_fin：

$D_{fin}=D_C+D_{comp}-\overline{D\Delta }.$

图6为本发明单端SAR ADC电容失配校准的14-bit单端SAR ADC校准效果图。其中图中第一部分为未经过电容校准(without calibration)，且存在动态误差的14-bit单端SARADC输出频谱图。其信噪失真比(SNDR)以及无杂散动态范围(SFDR)分别为40.7dB以及54.9dBc。图中第二部分经过冗余校准以及基于冗余校准(with dual-calibration)的电容失配校准之后，其信噪失真比以及无杂散动态范围分别提高到了82.9dB以及96dBc。其中:normalized frequency表示归一化频率，magnitude表示大小。

以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。