半导体膜厚度量测校准标准片及其制造方法

摘要

本发明公开了一种半导体膜厚度量测校准标准片及其制造方法，所述校准标准片包括晶圆基片以及位于所述晶圆基片表面的至少两个不同膜厚等级的图案区域。本法明由于在同一片标准片上形成多个厚度等级的图案区域，进而可以采用同一片标准片对多个厚度等级进行校准。与现有技术相比，本发明可节省购买标准片的开支，提高了薄膜厚度量测机台对产品的量测利用率和操作人员的工作效率，同时也降低了标准片晶圆的破片机率和管控的效率。

说明书

技术领域

本发明涉及半导体测试技术，特别涉及一种用于半导体膜厚度量测设备所使用的 校准标准片及其制造方法。

背景技术

随着半导体制程工艺的不断发展，量测设备在其中扮演的角色越来越重要，保证 半导体量测的准确性同样极为重要，而保证量测的准确性需要依赖于标准片对设备进 行定期校准。

半导体生产厂具有多种类型的量测机台（设备），针对膜厚度进行量测的设备机台 需要厚度量测校准标准片。目前，一套厚度量测校准标准片由数片晶圆（wafer）组成， 每一片晶圆用以校准一个厚度值，每片晶圆的中心位置（光滑面）生长一层确定厚度 的二氧化硅，以在晶圆中心位置形成图案（pattern）区域，该区域被确认为校准区域。 例如，目前所使用的一套用于膜厚量测机台的标准片，二氧化硅在晶圆中心位置所形 成的图案区域的厚度从20埃到10000埃不等，共有11种不同的膜厚，即11片标准片， 每一片标准片的单价约为1.5万美元，根据制程需求，需要至少配置6片标准片（包 括从最薄到最厚），在内标法的校准方法下，保证在不同的膜厚等级（level）都具有标 准片对其进行校准，进而确保量测机台的准确性。

由上述说明可以看出；现有的技术中校准一台量测机台需要使用多片标准片，而 现行通用的标准片价格都较昂贵，需要花大量的钱购买以及每年对标准片进行例行校 准；另外，在校准的过程中，量测机台需要多次装载（load）和卸载（unload）不同等 级的标准片，一方面会花费大量时间，降低机台对产品的量测产出率，另一方面在传 输过程中会增大标准片晶圆损坏的风险；再者，多片标准片晶圆也难以统一保存。

发明内容

有鉴于此，本发明提供一种半导体膜厚度量测校准标准片及其制造方法，以实现 采用同一片标准片对多个厚度等级的校准。

本申请的技术方案是这样实现的：

一种半导体膜厚度量测校准标准片，包括：

晶圆基片；

位于所述晶圆基片表面的至少2个不同膜厚等级的图案区域。

进一步，所述晶圆基片为硅基片，所述图案区域材料为二氧化硅。

进一步，所述图案区域呈圆形，直径为35mm～45mm。

进一步，所述图案区域为N个，N≥2，各个图案区域的厚度各不相等，N个图案 区域中，第n图案区域的厚度为第n厚度，其中，1≤n≤N。

进一步，所述N个图案区域均匀地分布于所述晶圆基片中心的周围，且所述N个 图案区域距离所述晶圆基片中心均相等。

进一步，每个图案区域的中心到原点的距离均为45mm～55mm。

进一步，在以所述晶圆基片的中心为原点的极坐标中，所述N个图案区域中的任 意相邻的两个图案区域之间的极坐标的角度之差均相等。

进一步，所述图案区域为6个，6个所述图案区域分别为：

第一图案区域，其厚度为第一厚度；

第二图案区域，其厚度为第二厚度；

第三图案区域，其厚度为第三厚度；

第四图案区域，其厚度为第四厚度；

第五图案区域，其厚度为第五厚度；

第六图案区域，其厚度为第六厚度；

所述第一厚度为10～30埃，所述第二厚度为35～55埃，所述第三厚度为100～150 埃，所述第四厚度为1000～3000埃，所述第五厚度为5000～7000埃，所述第六厚度为 8000～12000埃。

一种半导体膜厚度量测校准标准片的制造方法，包括：

提供一晶圆基片；

在所述晶圆基片表面生长至少2个不同膜厚等级的图案区域。

进一步，所述图案区域为N个，N≥2，各个图案区域的厚度各不相等，N个图案 区域中，第n图案区域的厚度为第n厚度，其中，1≤n≤N。

进一步，所述N个图案区域均匀地分布于所述晶圆基片中心的周围，且所述N个 图案区域距离所述晶圆基片中心均相等。

进一步，每个图案区域的中心到原点的距离均为45mm～55mm。

进一步，在以所述晶圆基片的中心为原点的极坐标中，所述N个图案区域中的任 意相邻的两个图案区域之间的极坐标的角度之差均相等。

进一步，在所述晶圆基片表面生长N个不同膜厚等级的图案区域的光刻阶段所采 用的光刻掩膜为N个；其中，第一光刻掩膜具有第N掩膜区域，第N光刻掩膜具有 从第一掩膜区域到第N掩膜区域的全部掩膜区域，第n光刻掩膜具有从第N-N+1掩膜 区域到第N掩膜区域；在所有的N个掩膜区域中，第n掩膜区域与所述第n图案区域 的位置相一致。

进一步，在所述晶圆基片表面生长N个不同膜厚等级的图案区域，包括：

在所述晶圆基片表面进行第一次薄膜沉积，并使用第一光刻掩膜对所沉积薄膜进 行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成第N图案区域；

在所述晶圆基片表面进行第n次薄膜沉积，并使用第n光刻掩膜对所沉积薄膜进 行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成第N-N+1掩膜区域到 第N掩膜区域；

在所述晶圆基片表面进行第N次薄膜沉积，并使用第N光刻掩膜对所沉积薄膜进 行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成第一掩膜区域到第N 掩膜区域的全部掩膜区域。

进一步，所述图案区域为6个，在所述晶圆基片表面生长6个不同膜厚等级的图 案区域的光刻阶段所采用的光刻掩膜为6个，分别为第一光刻掩膜、第二光刻掩膜、 第三光刻掩膜、第四光刻掩膜、第五光刻掩膜、第六光刻掩膜；其中，

第一光刻掩膜具有第六掩膜区域；

第二光刻掩膜具有第五掩膜区域、第六掩膜区域；

第三光刻掩膜具有第四掩膜区域、第五掩膜区域、第六掩膜区域；

第四光刻掩膜具有第三掩膜区域、第四掩膜区域、第五掩膜区域、第六掩膜区域；

第五光刻掩膜具有第二掩膜区域、第三掩膜区域、第四掩膜区域、第五掩膜区域、 第六掩膜区域；

第六光刻掩膜具有第一掩膜区域、第二掩膜区域、第三掩膜区域、第四掩膜区域、 第五掩膜区域、第六掩膜区域；

在所述晶圆基片表面生长6个不同膜厚等级的图案区域，包括：

在所述晶圆基片表面沉积4000埃厚度薄膜，使用第一光刻掩膜对所沉积薄膜进行 光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成4000埃厚度的第六图案 区域；

在形成有第六图案区域的晶圆基片表面沉积4000埃厚度薄膜，使得第六图案区域 厚度变为8000埃，使用第二光刻掩膜对所沉积薄膜进行光刻，对光刻后的薄膜进行蚀 刻，以在所述晶圆基片表面形成8000埃厚度的第六图案区域以及4000埃厚度的第五 图案区域；

在形成有第六图案区域和第五图案区域的晶圆基片表面沉积2000埃厚度薄膜，使 得第六图案区域厚度变为10000埃、第五图案区域厚度变为6000埃，使用第三光刻掩 膜对所沉积薄膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成 10000埃厚度的第六图案区域、6000埃厚度的第五图案区域以及2000埃厚度的第四图 案区域；

采用热氧化方法在所述晶圆基片表面形成120埃厚度薄膜，使用第四光刻掩膜对 所沉积薄膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成120埃 厚度的第三图案区域；

采用热氧化方法在所述晶圆基片表面形成45埃厚度薄膜，使用第五光刻掩膜对所 沉积薄膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成45埃厚度 的第二图案区域；

采用热氧化方法在所述晶圆基片表面形成20埃厚度薄膜，使用第六光刻掩膜对所 沉积薄膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成20埃厚度 的第一图案区域。

从上述方案可以看出，本发明的半导体膜厚度量测校准标准片及其制造方法，实 现了在同一片标准片上形成多个厚度等级的图案区域，进而可以采用同一片标准片对 多个厚度等级进行校准。与现有技术相比，本发明可节省购买标准片的开支，提高了 薄膜厚度量测机台对产品的量测利用率和操作人员的工作效率，同时也降低了标准片 晶圆的破片机率和管控的效率。

附图说明

图1为本发明半导体膜厚度量测校准标准片的实施例示意图；

图2A为本发明半导体膜厚度量测校准标准片制造方法中所采用的第一光刻 掩膜实施例示意图；

图2B为本发明半导体膜厚度量测校准标准片制造方法中所采用的第二光刻 掩膜实施例示意图；

图2C为本发明半导体膜厚度量测校准标准片制造方法中所采用的第三光刻 掩膜实施例示意图；

图2D为本发明半导体膜厚度量测校准标准片制造方法中所采用的第四光刻 掩膜实施例示意图；

图2E为本发明半导体膜厚度量测校准标准片制造方法中所采用的第五光刻掩 膜实施例示意图；

图2F为本发明半导体膜厚度量测校准标准片制造方法中所采用的第六光刻掩 膜实施例示意图；

图3为本发明半导体膜厚度量测校准标准片制造方法的实施例流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实 施例，对本发明作进一步详细说明。

本发明提供的半导体膜厚度量测校准标准片包括晶圆基片以及位于所述晶圆 基片表面的至少2个不同膜厚等级的图案区域。其中，图案区域的数量可以根据 薄膜厚度量测机台以及对薄膜厚度测量的需要而进行调整，本领域技术人员可以 依据以下实施例的介绍结合本领域现有技术，将实施例的图案区域扩大或者缩小 到所需要的数量，对于各个图案区域在所述晶圆基片上的位置也可以结合以下实 施例的介绍结合本领域现有技术进行任意调整，以下不再额外赘述。

本发明的半导体膜厚度量测校准标准片中，所述图案区域为N个，N≥2，各 个图案区域的厚度各不相等，N个图案区域中，第n图案区域的厚度为第n厚度， 其中，1≤n≤N。所述N个图案区域均匀地分布于所述晶圆基片中心的周围，且所 述N个图案区域距离所述晶圆基片中心均相等。每个图案区域的中心到原点的距 离均为45mm～55mm。在以所述晶圆基片的中心为原点的极坐标中，所述N个图 案区域中的任意相邻的两个图案区域之间的极坐标的角度之差均相等。

以下以6个图案区域为实施例（N=6，1≤n≤6），对本发明的半导体膜厚度 量测校准标准片进行详细说明。

6个所述图案区域分别为：第一图案区域，其厚度为第一厚度；第二图案区域， 其厚度为第二厚度；第三图案区域，其厚度为第三厚度；第四图案区域，其厚度 为第四厚度；第五图案区域，其厚度为第五厚度；第六图案区域，其厚度为第六 厚度；其中，所述第一厚度为10～30埃，优选为20埃，所述第二厚度为35～55埃， 优选为45埃，所述第三厚度为100～150埃，优选为120埃，所述第四厚度为 1000～3000埃，优选为2000埃，所述第五厚度为5000～7000埃，优选为6000埃， 所述第六厚度为8000～12000埃，优选为10000埃。

本发明提供的半导体膜厚度量测校准标准片实施例及其制造方法实施例中， 所述晶圆基片为硅基片，形状为圆形，所述图案区域材料为二氧化硅。

如图1所示，为本发明提供的半导体膜厚度量测校准标准片实施例示意图， 其中包括晶圆基片1以及位于所述晶圆基片1表面的6个不同膜厚等级的图案区 域，其中6个不同膜厚等级的图案区域分别为：第一图案区域21，其厚度为20埃； 第二图案区域22，其厚度为45埃；第三图案区域23，其厚度为120埃；第四图 案区域24，其厚度为2000埃；第五图案区域25，其厚度为6000埃；第六图案区 域26，其厚度为10000埃。所有的图案区域均呈圆形，直径为35mm～45mm（毫 米），优选地为40mm。

以所述晶圆基片1的中心为原点建立极坐标系，则6个所述图案区域在所述 晶圆基片1表面的分布位置坐标分别为：第一图案区域21角度150度；第二图案 区域22角度210度；第三图案区域23角度270度；第四图案区域24角度330度； 第五图案区域25角度30度；第六图案区域26角度90度；每个图案区域的中心 到原点的距离均为45mm～55mm，优选地为50mm。

如图1所示，本发明的半导体膜厚度量测校准标准片实施例中各个图案区域 的分布是一种以晶圆基片1的中心为圆心的呈轴对称的均匀分布形式，这种分布 的设置是为了便于薄膜厚度量测机台的厚度校准，进行校准时，薄膜厚度量测机 台仅需要以所述晶圆基片1的中心为轴心旋转所述晶圆基片1即可完成厚度的校 准。当然，本发明所要保护的半导体膜厚度量测校准标准片中各个图案的分布不 仅局限于图1所示的实施例，根据薄膜厚度量测机台的需求，各个图案区域的分 布可以采用其它分布形式，例如呈直线型分布、十字型分布、双行分布等。

本发明半导体膜厚度量测校准标准片的制造方法，包括：

提供一晶圆基片；

在所述晶圆基片表面生长至少2个不同膜厚等级的图案区域。

其中，所述图案区域为N个，N≥2，各个图案区域的厚度各不相等，N个图 案区域中，第n图案区域的厚度为第n厚度，其中，1≤n≤N。所述N个图案区域 均匀地分布于所述晶圆基片中心的周围，且所述N个图案区域距离所述晶圆基片 中心均相等。每个图案区域的中心到原点的距离均为45mm～55mm。在以所述晶圆 基片的中心为原点的极坐标中，所述N个图案区域中的任意相邻的两个图案区域 之间的极坐标的角度之差均相等。

在所述晶圆基片表面生长N个不同膜厚等级的图案区域的光刻阶段所采用的 光刻掩膜为N个；其中，第一光刻掩膜具有第N掩膜区域，第N光刻掩膜具有从 第一掩膜区域到第N掩膜区域的全部掩膜区域，第n光刻掩膜具有从第N-N+1掩 膜区域到第N掩膜区域；在所有的N个掩膜区域中，第n掩膜区域与所述第n图 案区域的位置相一致。

在所述晶圆基片表面生长N个不同膜厚等级的图案区域，包括：

在所述晶圆基片表面进行第一次薄膜沉积，并使用第一光刻掩膜对所沉积薄 膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成第N图案区 域；

在所述晶圆基片表面进行第n次薄膜沉积，并使用第n光刻掩膜对所沉积薄 膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成第N-N+1掩 膜区域到第N掩膜区域；

在所述晶圆基片表面进行第N次薄膜沉积，并使用第N光刻掩膜对所沉积薄 膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片表面形成第一掩膜区 域到第N掩膜区域的全部掩膜区域。

以下结合具体实施例，对图1所示的半导体膜厚度量测校准标准片实施例的 制造方法进行进一步详细说明。

制造图1所示的半导体膜厚度量测校准标准片时，在制造过程中需要在所述 晶圆基片1表面生长6个不同膜厚等级的图案区域，在生长薄膜前后需要采用光 刻手段以规划出各个图案区域，在光刻阶段所采用的光刻掩膜为6个。参照图2A 至图2F的6个光刻掩膜实施例所示，6个光刻掩膜为分别为第一光刻掩膜31、第 二光刻掩膜32、第三光刻掩膜33、第四光刻掩膜34、第五光刻掩膜35、第六光 刻掩膜36，光刻掩膜均为圆形。其中，如图2A所示，第一光刻掩膜31具有第六 掩膜区域46；如图2B所示，第二光刻掩膜32具有第五掩膜区域45、第六掩膜区 域46；如图2C所示，第三光刻掩膜33具有第四掩膜区域44、第五掩膜区域45、 第六掩膜区域46；如图2D所示，第四光刻掩膜34具有第三掩膜区域43、第四掩 膜区域44、第五掩膜区域45、第六掩膜区域46；如图2E所示，第五光刻掩膜35 具有第二掩膜区域42、第三掩膜区域43、第四掩膜区域44、第五掩膜区域45、 第六掩膜区域46；如图2F所示，第六光刻掩膜36具有第一掩膜区域41、第二掩 膜区域42、第三掩膜区域43、第四掩膜区域44、第五掩膜区域45、第六掩膜区 域46。其中，第一光刻掩膜31中，所述第六掩膜区域46以所述第一光刻掩膜31 的中心为原点的极坐标的角度为90度；第二光刻掩膜32中，每个掩膜区域以所 述第二光刻掩膜32的中心为原点的极坐标的角度分别为：第六掩膜区域46角度 90度、第五掩膜区域45角度30度；第三光刻掩膜33中，每个掩膜区域以所述第 三光刻掩膜33的中心为原点的极坐标的角度分别为：第六掩膜区域46角度90度、 第五掩膜区域45角度30度、第四掩膜区域44角度330度；第四光刻掩膜34中， 每个掩膜区域以所述第四光刻掩膜34的中心为原点的极坐标的角度分别为：第六 掩膜区域46角度90度、第五掩膜区域45角度30度、第四掩膜区域44角度330 度、第三掩膜区域43角度270度；第五光刻掩膜35中，每个掩膜区域以所述第 五光刻掩膜35的中心为原点的极坐标的角度分别为：第六掩膜区域46角度90度、 第五掩膜区域45角度30度、第四掩膜区域44角度330度、第三掩膜区域43角 度270度、第二掩膜区域42角度210度；第六光刻掩膜36中，每个掩膜区域以 所述第六光刻掩膜36的中心为原点的极坐标的角度分别为：第六掩膜区域46角 度90度、第五掩膜区域45角度30度、第四掩膜区域44角度330度、第三掩膜 区域43角度270度、第二掩膜区域42角度210度、第一掩膜区域41角度150度。

由图2A至图2F与图1对比可以看出，每个掩膜区域与每个图案区域的位置 均是一一对应的。

如图3所示，为本发明半导体膜厚度量测校准标准片制造方法的实施例流程 图，该流程为制造图1所示的半导体膜厚度量测校准标准片的流程，该方法包括：

步骤1、在晶圆基片1表面沉积4000埃厚度薄膜，使用第一光刻掩膜31对所 沉积薄膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片1表面形成4000 埃厚度的第六图案区域26。本步骤1采用LPCVD（Low Pressure Chemical Vapor  Deposition，低压化学气相沉积）制程进行薄膜（材料为二氧化硅）的沉积，参数 设置例如：控制温度400℃，压力4托，反应气体为TEOS（tetraethylorthosilicate， 四乙基原硅酸盐）和氧气，持续时间30秒。

步骤2、在形成有第六图案区域26的晶圆基片1表面沉积4000埃厚度薄膜， 使得第六图案区域26厚度变为8000埃，使用第二光刻掩膜32对所沉积薄膜进行 光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆基片1表面形成8000埃厚度的第 六图案区域26以及4000埃厚度的第五图案区域25。与步骤1相同，本步骤2亦 采用LPCVD制程进行薄膜的沉积，参数设置例如：控制温度400℃，压力4托， 反应气体为TEOS和氧气，持续时间30秒。

步骤3、在形成有第六图案区域26和第五图案区域25的晶圆基片表面沉积 2000埃厚度薄膜，使得第六图案区域26厚度变为10000埃、第五图案区域25厚 度变为6000埃，使用第三光刻掩膜33对所沉积薄膜进行光刻，对光刻后的薄膜 进行蚀刻，以在所述晶圆基片1表面形成10000埃厚度的第六图案区域26、6000 埃厚度的第五图案区域25以及2000埃厚度的第四图案区域24。本步骤3也采用 LPCVD制程进行薄膜的沉积，参数设置例如：控制温度400℃，压力4托，反应 气体为TEOS和氧气，持续时间15秒。

步骤4、采用热氧化方法（RTO）在所述晶圆基片1表面形成120埃厚度薄膜， 使用第四光刻掩膜34对所沉积薄膜进行光刻，对光刻后的薄膜进行蚀刻，以在所 述晶圆基片1表面形成120埃厚度的第三图案区域23。本步骤4中热氧化方法的 参数设置例如：控制温度920℃，通入氧气氧化45分钟。

步骤5、采用热氧化方法在所述晶圆基片1表面形成45埃厚度薄膜，使用第 五光刻掩膜35对所沉积薄膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆 基片1表面形成45埃厚度的第二图案区域22。本步骤5中热氧化方法的参数设置 例如：控制温度800℃，通入氧气氧化20分钟。

步骤6、采用热氧化方法在所述晶圆基片1表面形成20埃厚度薄膜，使用第 六光刻掩膜36对所沉积薄膜进行光刻，对光刻后的薄膜进行蚀刻，以在所述晶圆 基片1表面形成20埃厚度的第一图案区域21。本步骤6中热氧化方法的参数设置 例如：控制温度850℃，通入氧气氧化10分钟。

经过上述步骤，便完成了半导体膜厚度量测校准标准片的制造，最后可以通 过先进的测厚仪器以获得每一个图案区域的准确厚度。

上述方法中所采用的各项工艺，本领域技术人员均可通过常用技术手段实现， 具体工艺参数可根据实际需求而定，在此不对各工艺的参数进行进一步限定。

本发明的半导体膜厚度量测校准标准片及其制造方法，实现了在同一片标准 片上形成多个厚度等级的图案区域，进而可以采用同一片标准片对多个厚度等级 进行校准。与现有技术相比，本发明可节省购买标准片的开支，提高了薄膜厚度 量测机台对产品的量测利用率和操作人员的工作效率，同时也降低了标准片晶圆 的破片机率和管控的效率。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明 的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保 护的范围之内。