降低N型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法

摘要

本发明提供降低N型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法，包括以下顺序步骤：在具有N型掺杂多晶硅和非掺杂多晶硅的衬底板上沉积一层硬掩膜层，分别形成N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层，对非掺杂多晶硅硬掩膜层进行刻蚀使得其厚度小于N型掺杂多晶硅硬掩膜层。在不同厚度的N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层上沉积一防反射层，对整个器件进行预设定图案进行刻蚀，刻蚀至露出N型掺杂多晶硅为止。去除刻蚀过程留下在器件表面的残留物，后对器件进行刻蚀分别形成N型掺杂多晶硅栅极和非掺杂多晶硅栅极。

说明书

技术领域

本发明涉及微电子技术领域，尤其涉及一种改进N型掺杂与非掺杂多晶硅 栅极刻蚀后形貌差异的方法。

背景技术

在65nm及以下的工艺技术中，一般要求器件中多晶硅栅极由N型掺杂和 非掺杂两种多晶硅组成。由于受N型离子掺杂的影响，N型掺杂多晶硅的刻蚀 速率大于非掺杂的多晶硅刻蚀速率。

自动终点检测系统确认多晶硅栅极刻蚀结束的依据是N型掺杂与非掺杂多 晶硅栅极全部刻蚀的完成，当N型掺杂多晶硅由于较快的刻蚀速率提前完成刻 蚀时，为进行非掺杂多晶硅的刻蚀，等离子体并未停止轰击，会造成N型掺杂 多晶硅栅极底部的损伤，形成缺陷（under-cut）。在这样的工艺条件下，就会造 成N型半导体与P型半导体器件之间的差异，影响产品的整体性能。

65nm和55nm级多晶硅栅极普遍的刻蚀过程包括：步骤一：多晶硅栅极生 长之后，硅片表面再生长一层用作刻蚀阻挡层的硬掩膜层。步骤二：经过光刻， 涂上运用于多晶硅栅极刻蚀的光刻胶。步骤三：开始进入刻蚀步骤，首先是刻蚀 防反射层。步骤四：刻蚀硬掩模层。步骤五：在刻蚀机台中，去光刻胶。步骤六： 刻蚀多晶硅形成多晶硅栅极。在形成多晶硅栅极的刻蚀过程中，由于N型掺杂 的多晶硅刻蚀速率大于非掺杂的多晶硅刻蚀，在刻蚀的过程中，两者的刻蚀形貌 会形成差异。

发明内容

本发明提供一种改进N型掺杂与非掺杂多晶硅栅极刻蚀后形貌差异的方法， 利用形成N型掺杂多晶硅栅极上较厚的硬掩膜层，来弥补由于N型掺杂多晶硅 刻蚀速率大于非掺杂多晶硅刻蚀速率而造成N型与非掺杂多晶硅栅极刻蚀后形 貌差异的方法。

为了实现上述目的，本发明提供降低N型掺杂和非掺杂多晶硅栅极刻蚀后 形貌差异的方法，其特征在于，包括以下顺序步骤：

步骤1：在具有N型掺杂多晶硅和非掺杂多晶硅的衬底板上沉积一层硬掩膜 层，分别形成N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层，对非掺杂多 晶硅硬掩膜层进行刻蚀使得其厚度小于N型掺杂多晶硅硬掩膜层。

步骤2：在不同厚度的N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层上 沉积一防反射层，对整个器件进行预设定图案进行刻蚀，刻蚀至露出N型掺杂 多晶硅为止。

步骤3：去除刻蚀过程留下在器件表面的残留物，后对器件进行刻蚀分别形 成N型掺杂多晶硅栅极和非掺杂多晶硅栅极。

本发明提供的一优选实施例中，其中所述非掺杂多晶硅硬掩膜层和N型掺 杂多晶硅硬掩膜层之间的厚度差值通过以下公式计算：

$T_{\mathrm{HM}\_\mathrm{Ppoly}}=\frac{{\mathrm{ER}}_{\mathrm{HM}\_\mathrm{HM}}}{{\mathrm{ER}}_{\mathrm{Ppoly}\_\mathrm{HM}}}\times T_{\mathrm{Ppoly}\_\mathrm{etch}}$

其中：T_{HM_Ppoly}为厚度差；ER_{HM_HM}为硬掩膜层刻蚀速度；ER_{Ppoly_HM}为非 掺杂多晶硅刻蚀速度；T_{Ppoly_etch}为需要被刻蚀的非掺杂多晶硅的厚度，T_{Ppoly_etch}通 过以下公式计算：

T_{Ppoly_etch}＝T_{Ppoly_remain}

其中：T_{Ppoly_remain}为常规技术中非掺杂多晶硅刻蚀剩余量，T_{Ppoly_remain}通过以 下公式计算：

$T_{\mathrm{Ppoly}\_\mathrm{remain}}=T_{\mathrm{poly}}-\frac{{\mathrm{ER}}_{\mathrm{Ppoly}\_\mathrm{poly}}}{{\mathrm{ER}}_{\mathrm{Npoly}\_\mathrm{poly}}}\times T_{\mathrm{poly}}$

其中：T_poly为多晶硅总厚度，ER_{Ppoly_poly}为非掺杂多晶硅刻蚀速率，ER_{Npoly_poly}为N型掺杂多晶硅刻蚀速率。

本发明提供的一优选实施例中，其中所述非掺杂多晶硅硬掩膜层刻蚀时间通 过以下公式计算：

${\mathrm{Time}}_{\mathrm{HM}\_\mathrm{etch}}=\frac{T_{\mathrm{HM}\_\mathrm{Ppoly}}}{{\mathrm{ER}}_{\mathrm{HM}\_\mathrm{HM}}}$

其中：Time_{HM_etch}为非掺杂多晶硅硬掩膜层刻蚀时间，ER_{HM_HM}为硬掩膜层 刻蚀速率，T_{HM_Ppoly}为需要被刻蚀除去非掺杂多晶硅硬掩膜层的厚度，T_{HM_Ppoly}通 过以下公式计算：

$T_{\mathrm{HM}\_\mathrm{Ppoly}}=\frac{{\mathrm{ER}}_{\mathrm{HM}\_\mathrm{HM}}}{{\mathrm{EM}}_{\mathrm{Ppoly}\_\mathrm{HM}}}\times T_{\mathrm{Ppoly}\_\mathrm{etch}}$

其中：T_{HM_Ppoly}为厚度差；ER_{HM_HM}为硬掩膜层刻蚀速度；ER_{Ppoly_HM}为非 掺杂多晶硅刻蚀速度；T_{Ppoly_etch}为需要被刻蚀的非掺杂多晶硅的厚度，T_{Ppoly_etch}通 过以下公式计算：

T_{Ppoly_etch}＝T_{Ppoly_remain}

其中：T_{Ppoly_remain}为常规技术中非掺杂多晶硅刻蚀剩余，T_{Ppoly_remain}通过以下 公式计算：

$T_{\mathrm{Ppoly}\_\mathrm{remain}}=T_{\mathrm{poly}}-\frac{{\mathrm{ER}}_{\mathrm{Ppoly}\_\mathrm{poly}}}{{\mathrm{ER}}_{\mathrm{Npoly}\_\mathrm{poly}}}\times T_{\mathrm{poly}}$

其中：T_poly为多晶硅总厚度，ER_{Ppoly_poly}为非掺杂多晶硅刻蚀速率，ER_{Npoly_poly}为N型掺杂多晶硅刻蚀速率。

本发明提供的方法能有效改善N型掺杂与非掺杂多晶硅栅极刻蚀后形貌差 异。

附图说明

图1是本发明实施例中对非掺杂多晶硅硬掩膜层进行刻蚀的结构示意图。

图2是本发明实施例中形成不同厚度硅硬掩膜层后的结构示意图。

图3是本发明实施例中沉积防反射层后的结构示意图。

图4是本发明实施例中完成刻蚀硬掩膜层后的结构示意图。

图5是本发明实施例中形成N型掺杂多晶硅栅极和非掺杂多晶硅栅极后的 结构示意图。

具体实施方式

本发明提供一种改进N型掺杂与非掺杂多晶硅栅极刻蚀后形貌差异的方法， 利用形成N型掺杂多晶硅栅极上较厚的硬掩膜层，来弥补由于N型掺杂多晶硅 刻蚀速率大于非掺杂多晶硅刻蚀速率而造成N型与非掺杂多晶硅栅极刻蚀后形 貌差异。

以下通过实施例对本发明提供的方法做进一步详细说明，以便更好理解本发 明创造，但实施例的内容并不限制本发明创造的保护范围。

如图1所示，在具有N型掺杂多晶硅31和非掺杂多晶硅32的衬底板1上 沉积一层硬掩膜层41、42，分别形成N型掺杂多晶硅硬掩膜层41和非掺杂多 晶硅硬掩膜层42，对非掺杂多晶硅硬掩膜层42进行刻蚀使得其厚度小于N型 掺杂多晶硅硬掩膜层41，所形成的结构如图2所示。

如图3所示，在不同厚度的N型掺杂多晶硅硬掩膜层41和非掺杂多晶硅硬 掩膜层42上沉积一防反射层5。对整个器件进行预设定图案进行刻蚀，刻蚀至 露出N型掺杂多晶硅31为止，形成的结构如图4所示。

去除刻蚀过程留下在器件表面的残留物，后对器件进行刻蚀分别形成N型 掺杂掺杂多晶硅栅极41和非掺杂多晶硅栅极42，形成的结构如图5所示。

在多晶硅栅极刻蚀步骤中，由于N型掺杂掺杂多晶硅31与非掺杂多晶硅 32之间存在刻蚀速率差。需要确定当N型掺杂掺杂多晶硅栅极刻蚀结束时，非 掺杂多晶硅栅极还剩余的量，该剩余量通过以下公式计算得出：

$T_{\mathrm{Ppoly}\_\mathrm{remain}}=T_{\mathrm{poly}}-\frac{{\mathrm{ER}}_{\mathrm{Ppoly}\_\mathrm{poly}}}{{\mathrm{ER}}_{\mathrm{Npoly}\_\mathrm{poly}}}\times T_{\mathrm{poly}}---\left(1\right)$

其中，T_{Ppoly_remain}为常规技术中非掺杂多晶硅刻蚀剩余，T_poly为多晶硅总厚 度，ER_{Ppoly_poly}为非掺杂多晶硅刻蚀速率，ER_{Npoly_poly}为N型掺杂多晶硅刻蚀速 率。

由于非掺杂多晶硅剩余量就等于硬掩膜层刻蚀中需要被刻蚀非掺杂多晶硅 的厚度T_{Ppoly_etch}，所以

T_{Ppoly_etch}=T_{Ppoly_remain}                         （2）

在硬掩膜层刻蚀步骤中，通过硬掩膜层刻蚀速率与非掺杂多晶硅刻蚀速率 差，确定非掺杂多晶硅栅极上局部硬掩膜层被刻蚀的量，即非掺杂多晶硅硬掩膜 层和N型掺杂多晶硅硬掩膜层之间的厚度差值T_{HM_Ppoly}，该厚度差值通过以下公 式计算得出：

$T_{\mathrm{HM}\_\mathrm{Ppoly}}=\frac{{\mathrm{ER}}_{\mathrm{HM}\_\mathrm{HM}}}{{\mathrm{ER}}_{\mathrm{Ppoly}\_\mathrm{HM}}}\times T_{\mathrm{Ppoly}\_\mathrm{etch}}---\left(2\right)$

其中：ER_{HM_HM}为硬掩膜层刻蚀速度；ER_{Ppoly_HM}为非掺杂多晶硅刻蚀速度。

通过计算得出的厚度差值T_{HM_Ppoly}和硬掩膜层的刻蚀速率，可以计算出非掺 杂多晶硅栅极上局部硬掩膜层刻蚀时间Time_{HM_etch}，刻蚀时间Time_{HM_etch}通过以 下公式计算得出：

${\mathrm{Time}}_{\mathrm{HM}\_\mathrm{etch}}=\frac{T_{\mathrm{HM}\_\mathrm{Ppoly}}}{{\mathrm{ER}}_{\mathrm{HM}\_\mathrm{HM}}}---\left(4\right)$

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并 不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行 的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范 围下所作的均等变换和修改，都应涵盖在本发明的范围内。