法律状态公告日
法律状态信息
法律状态
2016-02-17
未缴年费专利权终止 IPC(主分类):G05F3/30 授权公告日:20140212 终止日期:20141226 申请日:20111226
专利权的终止
2014-02-12
授权
授权
2012-07-18
实质审查的生效 IPC(主分类):G05F3/30 申请日:20111226
实质审查的生效
2012-06-13
公开
公开
技术领域
本发明属于模拟集成电路技术领域,特别涉及一种采用两种阈值 电压MOS器件实现的带隙基准电路结构。
背景技术
随着集成电路技术的发展,集成电路设计和制造趋于高密度、高 复杂度,复杂的集成电路系统不再是单一的数字电路或者模拟电路, 往往是数模混合电路。在几乎所有的模拟电路中,基准电压源是不可 缺少的基本电路模块。
随着要求芯片的供电电压和功耗越来越低,带隙基准电路面临着 新的挑战。在供电电压低于带隙电压时,传统电压模式的带隙基准电 路难以适用。采用电流模式的带隙基准结构,通过将正温度系数电流 和负温度系数电流求和得到与温度无关的电流,可以实现任意基准电 压输出,采用电流模式带隙基准电路的供电电压可以低于带隙电压。
通常的低压带隙基准如图1所示,电路采用电流模式结构带隙基 准电路,电路主要包括一运算放大器101,一由PMOS管MP1~MP3 构成的电流镜电路,双极型晶体管Q1、Q2和电阻器R1~R6。在电路 中,运算放大器使节点a和节点b电压相等,运算放大器的输入采用 电阻分压输入,以降低运算放大器的输入共模电压。R1和R3阻值相 等,R2和R4阻值相等,电流镜电路使晶体管Q1和Q2上的电流相 等,电流值为Q1和Q2基极-发射极电压的差值ΔBE在电阻器R5上 产生的电流,其电流值可以由等式1表示。
电阻串R1、R2和电阻串R3、R4的电流相等,其电流值可以由 等式2表示。
PMOS管MP1、MP2、MP3的电流相等,其电流值可以由等式3 表示。
电阻R6上的电流和PMOS管MP3上的电流相等,电阻R6上产 生的电压可以由等式4表示。
在等式4中,括号外的项与温度无关,括号内的两项中,第一项 与温度成正温度关系,第二项与温度成负温度 关系。所以适当调整电阻比例可以实现与温度无关的基准电压输出。
传统的低压带隙基准电路需要使用双极型晶体管,所以其版图面 值一般比较大,导致成本比较高;随着CMOS工艺尺寸的缩小,双 极型晶体管性能退化和兼容性问题,会给基于双极型晶体管设计的带 隙基准电路带来新的问题;带隙基准电路中使用了运算放大器,使电 路功耗难以进一步降低。
发明内容
本发明为了克服传统低压带隙基准电路中的不足之处,提出一种 采用CMOS器件实现低压低功耗带隙基准电路结构,该电路不需要 额外的二阶补偿方案,电路本身具有二阶补偿特点,电路中器件工作 于亚阈值区域,可以有效降低电路功耗。
本发明提供的电路是:一种基于两种阈值电压MOS器件的带隙 基准电路,该电路包括有一负温度系数电流源电路的启动电路201; 一与温度成负比例关系的电流源电路202;一基准电压输出电路203; 一与温度成正比例关系的电流源电路204;一偏置电路205;一正温 度系数电流源电路的启动电路206。
其特征是所述的电流源电路202中采用了两种阈值电压MOS器 件,能产生与温度成负比例关系的电流。在电路中较高阈值电压的 MOS器件MN1工作于亚阈值去,阈值较低的MOS器件MN2工作 于饱和区。两MOS器件的栅极-源极电压的差值ΔVGS在电阻R1上 产生与温度成负比例关系的电流,该电流具有二阶温度特性。
对采用两种阈值电压MOS器件的电流源电路202的带隙基准电 路做以下分析:
基于对CMOS器件中两种阈值电压MOS器件的分析,假设阈值 电压较高的NMOS器件的阈值电压为Vth_h,阈值电压较低的NMOS 器件的阈值电压为Vth_l,MOS器件的阈值电压与温度成负比例关系, 两个阈值电压的差Vth_h-Vth_l与温度也成负比例关系。通过电路实现使 阈值电压较高的NMOS器件工作于亚阈值区域,使阈值电压较低的 NMOS器件工作于饱和区域,同时使两NMOS器件电流相等。两 NMOS器件的VGS之差ΔVGS_CTAT可以由等式5表示
ΔVGS_CTAT电压通过电阻R1产生与温度成负比例关系的电流 ICTAT,电流值可以由等式6表示
在等式6中,项可以视为温度的指数函数, 项可以视为温度的一次函数,通过调节电流值 ICTAT可以使这两项在温度范围内有两个交点,从而使电流ICTAT具有二 阶温度特性。
利用MOS器件亚阈值区域工作特性和双极型晶体管工作特性相 近的特点,设计出产生与温度成正比例关系电流的电路。采用栅极宽 长比不同的NMOS器件工作在亚阈值区域,假设栅极宽长比较大的 NMOS器件的宽长比为W3∶L3,栅极宽长比较小的NMOS器件的宽长 比为W4/L4,两NMOS器件的电流相等,两NMOS器件的VGS之差Δ VGS_PTAT可以由等式7表示
ΔVGS_PTAT通过电阻R2产生与温度成正比例关系的电流,电流 IPTAT可以由等式8表示
将两相反温度系数的电流相加再通过电阻R3产生与温度无关的 基准电压,电压VREF可以由等式9表示
在等式9中,第一项为正温度系数电压,第二项
由以上分析可见本发明的电路具有功耗低,成本低,性能好的优 点。
附图说明
图1为传统低压带隙基准结构示意图;
图2为本发明基于两种阈值电压MOS器件的带隙基准电路结构示意 图
图3为本发明实施例温度系数仿真结果。
具体实施方式
下面结合附图,给出本发明的具体实施实例。需要说明的是:实 施实例中的参数并不影响本发明的一般性。假设实例采用 40nmCMOS工艺;阈值电压较高的NMOS器件为2.5V器件,阈值 电压较低的NMOS器件为1.1V器件。
图2为基于两种阈值电压MOS器件的带隙基准电路结构示意图, 包含六个部分:一负温度系数电流源电路的启动电路201;一与温度 成负比例关系的电流源电路202;一基准电压输出电路203;一与温 度成正比例关系的电流源电路204;一偏置电路205;一正温度系数 电流源电路的启动电路206。
其中的负温度系数电流源电路202包含4个部分:由MP1~MP6 构成的电流镜电路,采用共源共栅电流镜可以有效提高电路的电源抑 制性能;2.5V NMOS器件MN1,其宽长比为W1∶L1,MN1工作于亚 阈值区域;1.1V NMOS器件MN2,其宽长比为W2∶L2,MN2工作于 饱和区域;以及电阻器R1。电流镜电路使MN1和MN2上的电流相 等,假设该电流为ICTAT,其电流大小可以等式10表示
其中:
Vth_1、Vth_2分别为2.5VNMOS器件MN1和1.1VNMOS器件的阈 值电压;μn_1、μn_2分别为2.5VNMOS器件MN1和1.1VNMOS器件 的迁移率;Cox_1、Cox_1分别为2.5VNMOS器件MN1和1.1VNMOS器 件的单位面积栅极氧化层电容。
其中的正温度系数电流源电路204包含4个部分:由MP7~MP12 构成的电流镜电路,采用共源共栅电流镜可以有效提高电路的电源抑 制性能;2.5V NMOS器件MN3,其宽长比为W3∶L3,MN3工作于亚 阈值区域;2.5V NMOS器件MN4,其宽长比为W4∶L4,MN4工作于 亚阈值区域;以及电阻器R2。电流镜电路使MN3和MN4上的电流 相等,假设该电流为IPTAT,其电流大小可以等式11表示
等式中与温度成正比例关系,电流IPTAT的温度系 数等于其值大于零。
其中的负温度系数电流源电路的启动电路201和正温度系数电 流源电路的启动电路206的结构一样,均采用了无静态功耗的启动电 路结构,该结构的优点是电路只在上电时有电流,启动完成后电路功 耗为零。下面以正温度系数电流源电路的启动电路206讲述其工作过 程:在电路上电过程中,MP7~MP9的栅极电压随电源电压上升,器 件MP7~MP9无法开启,电路不工作。MP14镜像MP7的电流,电流 值为零,又电容上电压不能突变,电容C2上的电压为零,MP16在 电容C2的电压控制下打开,将MP7~MP9的栅极电压拉低,器件 MP7~MP9开启,电路开始工作,电路工作后,MP7~MP9上有电流 IPTAT,MP14以电流IPTAT为电容C2充电,电容上电压上升,上升到某 一电压值,MP16关闭,上升到电源电压后,MP14不再有电流,启 动电路此时功耗为零。
其中的偏置电路205由PMOS器件MP13和电阻器R4构成,为 电流镜电路的共源共栅管提供偏置电压。
其中的基准电压输出电路203,将IPTAT和ICTAT求和通过电阻R3产生基准电压VREF,其电压大小可以由等式12表示
本发明实施例中的电阻采用同种类型的电阻,所以VREF不受电阻 温度系数的影响。
本发明的基于两种阈值电压MOS器件的带隙基准电路结构输出 基准电压温度系数仿真结果如图3所示。从温度系数仿真结果波形可 以看出基于两种阈值电压MOS器件的带隙基准电路结构有二阶补偿 的特性。在-40~85℃温度范围内,输出基准电压的最大值为 507.9262mV,最小值为507.7918mV,可以计算出温度系数为 2.12ppm,温度系数参数明显优于非二阶补偿带隙基准结构。
虽然本发明的基于两种阈值电压MOS器件的带隙基准电路结构 内容已经以实例的形式公开如上,然而并非用以限定本发明,如果本 领域技术人员,在不脱离本发明的精神所做的非实质性改变或改进, 都应该属于本发明权利要求保护的范围。
机译: 一种用于带隙基准电路的高汽车电路的操作方法,用于辅助带隙基准电路的启动的方法以及用于执行该方法的电子电路
机译: 具有带隙基准电路和启动电路的电子电路以及带隙基准电路的启动方法
机译: 具有带隙基准电路和启动电路的电子电路以及带隙基准电路的启动方法