一种沟槽式半导体功率器件栅极导出设计制造方法

摘要

本发明涉及一种沟槽式半导体功率器件栅极导出设计制造方法，包含有元胞区和栅极总线导出区，元胞区一般位于版图设计的中央区域，由若干重复性单元构成，表面由接触孔金属引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极，栅极总线导出一般位于元胞区的外侧，将元胞区多晶硅栅极引出至与顶层金属相连；节省多晶刻板；达到和原始设计相当的性能。