具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法

摘要

本发明提供了具有轻掺杂漏极(LDD)区的高电子迁移率晶体管(HEMT)及其制造方法。该HEMT包括：源极；漏极；栅极；沟道提供层，用于形成至少二维电子气(2DEG)沟道；以及沟道形成层，至少该2DEG沟道将要形成在沟道形成层中，其中沟道提供层包括具有不同极化率的多个半导体层，沟道提供层的部分是凹陷，多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层。

说明书

技术领域

本公开涉及功率器件，更具体地，涉及包括轻掺杂漏极(LDD)区的高 电子迁移率晶体管(HEMT)及其制造方法。

背景技术

高电子迁移率晶体管(HEMT)包括具有不同带隙的半导体。在HEMT 中，具有不同带隙的半导体结合在一起。在HEMT中，具有相对宽带隙的 半导体充当施主。这样的具有相对宽带隙的半导体在具有相对窄带隙的半导 体中形成二维电子气(2DEG)。在HEMT中，2DEG可以用作沟道。

HEMT不仅可以用于提高电子载流子的迁移率，而且可以用作具有高击 穿电压的晶体管并用作功率器件。HEMT包括具有相对宽带隙的半导体，例 如化合物半导体。

2DEG可以通过将n型材料掺杂到具有相对宽带隙的材料或通过使用极 化材料形成。

在HEMT中，栅极和漏极之间的2DEG在截止操作期间被去除，空间 电荷保留，电场由于该空间电荷而集中在栅极处。由于在栅极处电场的集中， HEMT的击穿电压可能会减小。

为了增大HEMT的击穿电压，可以减小沟道提供层的极化率，或者受 主可以提供到沟道提供层以减小包含在2DEG沟道中的电子的浓度。然而， 通过使用这种方法可能难以控制包含在2DEG沟道中的电子的浓度。沟道提 供层是通过其形成2DEG的层。也就是，2DEG通过沟道提供层形成。

此外，包含在2DEG沟道中的电子的浓度对沟道提供层的厚度和极化率 的变化非常敏感。随着沟道提供层的厚度减小，包含在2DEG沟道中的电子 浓度根据沟道提供层的厚度变化的偏差可能会进一步增大。因此，与2DEG 沟道的其余区域相比，不容易可靠地形成具有包含在2DEG沟道中的相对小 的电子浓度的LDD区。

发明内容

本发明提供了可靠的包括轻掺杂漏极(LDD)区的高电子迁移率晶体管 (HEMT)。

本发明提供了制造HEMT的方法。

额外的方面将在以下的描述中部分地给出，并部分地从该描述变得明 显，或者可以通过实践给出的实施例而习知。

根据本发明的方面，一种高电子迁移率晶体管(HEMT)包括：源极； 漏极；栅极；沟道提供层，用于形成至少二维电子气(2DEG)沟道；以及 沟道形成层，至少二维电子气(2DEG)沟道通过沟道提供层将形成在沟道 形成层中，其中沟道提供层包括具有不同极化率的多个半导体层，其中沟道 提供层包括凹陷部分，且其中多个半导体层中的位于最上层之下的一个层是 蚀刻缓冲层，也是用于提供沟道的层。

在HEMT中，沟道提供层可以包括依次堆叠的蚀刻缓冲层和上层，且 上层的极化率可以大于蚀刻缓冲层的极化率。

HEMT还可以包括设置在蚀刻缓冲层之下的势垒层，其中势垒层的极化 率可以大于蚀刻缓冲层的极化率。

凹陷部分可以是上层的被完全去除的部分，或者上层被完全去除的部分 和蚀刻缓冲层的被部分去除的部分。

凹陷部分可以是上层的被完全去除的部分，或者上层被完全去除的部分 和蚀刻缓冲层的被部分去除的部分。

栅极可以设置在沟道提供层的凹陷部分中，或者设置在凹陷部分周围。

沟道提供层的设置凹陷部分的部分可以包括氧化区。

氧化区可以延伸到凹陷部分的整个区域中。

HEMT还可以包括设置在源极、漏极和栅极之间的沟道提供层上的沟道 增加层。

HEMT还可以包括设置在栅极和沟道提供层之间的绝缘层。

HEMT还可以包括设置在沟道增加层之上的绝缘层。

HEMT还可以包括设置在栅极与沟道提供层之间的p型电介质层。

根据本发明的另一方面，制造高电子迁移率晶体管(HEMT)的方法包 括：形成沟道形成层，在该沟道形成层中将形成至少二维电子气(2DEG) 沟道；在沟道形成层上形成沟道提供层，用于在沟道形成层中形成2DEG沟 道；在沟道提供层中形成凹陷；以及在形成凹陷之后或之前形成源极、漏极 和栅极，其中沟道提供层包括具有不同极化率的多个半导体层，且其中多个 半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的 层。

形成沟道提供层可以包括：在沟道形成层上形成蚀刻缓冲层；以及在蚀 刻缓冲层上形成上层，该上层的极化率大于蚀刻缓冲层的极化率。

该方法还可以包括在蚀刻缓冲层下形成势垒层，该势垒层的极化率大于 蚀刻缓冲层的极化率。

形成凹陷可以包括：完全去除上层的部分；或者完全去除上层的部分， 然后部分去除蚀刻缓冲层的部分。

栅极可以形成在沟道提供层的凹陷上，或者形成在凹陷周围。

该方法还可以包括在源极、漏极和栅极之间的沟道提供层上形成沟道增 加层。

该方法还可以包括在栅极和沟道提供层之间形成绝缘层。

该方法还可以包括在沟道增加层上形成绝缘层。

该方法还可以包括在栅极和沟道提供层之间形成p型电介质层。

沟道增加层可以由从碳(C)、硅(Si)、锗(Ge)、CN、SiN、GeN构成 的组中选出的任一种与n型电介质材料形成。在此情形下，沟道增加层可以 由C、Si和Ge的化合物以及该化合物的氮化物形成。

在HEMT中，沟道提供层可以是蚀刻缓冲层，并同时可以是用于提供 沟道的层。在这些情形下，极化率根据层的厚度变化的变化是小的。在形成 HEMT期间，蚀刻缓冲层用作用于阻挡蚀刻的层以在2DEG沟道中形成LDD 区，并且在形成LDD区期间可以防止包含在2DEG沟道中的电子浓度根据 沟道提供层的蚀刻厚度的显著变化。因此，可以确保LDD区的可靠性和 HEMT的再生产率(reproductivity)的可靠性。此外，由于沟道提供层是蚀 刻缓冲层，并同时是用于提供沟道的层，因此可以增大用于形成LDD区的 蚀刻操作的容限。

附图说明

从结合附图对实施例的以下描述，这些和/或其它的方面将变得明显并更 易于理解，在附图中：

图1至图8是根据本发明实施例的高电子迁移率晶体管(HEMT)的截 面图；以及

图9至图11是示出根据本发明实施例的制造HEMT的方法的截面图。

具体实施方式

现在详细参照实施例，其示例在附图中示出，其中相似的附图标记始终 指代相似的元件。在这点上，给出的实施例可以具有不同的形式并且不应被 解释为限于这里给出的描述。

因而，以下通过参照附图仅描述了实施例以解释本发明的方面。

现在将描述根据本发明各个实施例的高电子迁移率晶体管(HEMT)。

图1是根据本发明实施例的HEMT的截面图。参照图1，缓冲层12设 置在衬底10上。衬底10可以为例如蓝宝石衬底。例如，缓冲层12可以是 AlN层或AlGaN层。第一材料层30和第二材料层32可以依次堆叠在缓冲 层12上。第一材料层30和第二材料层32可以各自为具有不同极化率和不 同带隙的半导体层。第一材料层30的极化率和带隙可以小于第二材料层32 的极化率和带隙。第一材料层30可以是半导体层，例如GaN层、InGaN层 或AlGaN层/GaN层。第一材料层30包括二维电子气(2DEG)沟道35。2DEG 沟道35包括轻掺杂漏极(LDD)区A1。包含在LDD区A1中的电子浓度 小于包含在2DEG沟道35的其余部分中的电子浓度。

第二材料层32和第三材料层34依次堆叠在第一材料层30上。第二材 料层32和第三材料层34可以是用于形成第一材料层30中的2DEG沟道35 的沟道提供层。也就是，第一材料层30中的2DEG沟道35通过第二材料层 32和第三材料层34形成。第三材料层34可以是上层。第二材料层32可以 是蚀刻缓冲层，如后面所述。第二材料层32和第三材料层34的组被称作第 一沟道提供层。

第一沟道提供层是具有比第一材料层30的极化率更大的极化率的半导 体层。第一沟道提供层根据第一沟道提供层与第一材料层30之间的极化率 差异而被极化。由于第一沟道提供层的极化，2DEG形成在第一材料层30 的接触第一沟道提供层(也就是，第二材料层32)的接触表面之下。因此， 2DEG沟道35形成在第一材料层30中。因而，由于2DEG沟道35通过第 一沟道提供层形成在第一材料层30中，所以第一材料层30可以被称作沟道 形成层。

第二材料层32和第三材料层34可以具有不同的极化率。例如，第三材 料层34的极化率可以大于第二材料层32的极化率。第二材料层32的极化 率根据第二材料层32的厚度变化的变化可以不大。因此，包含在2DEG中 的电子浓度根据第二材料层32的厚度变化(例如，第二材料层32的厚度的 减小)的变化(例如，包含在2DEG中的电子浓度的减小)可以不大。因此， 在图1的HEMT的制造期间，当第二材料层32在用于形成LDD区A1的蚀 刻操作期间用作蚀刻停止层时，LDD区A1可以具有在可允许的偏差内的均 匀电子浓度。也就是，可以形成可靠的LDD区A1。

因此，第二材料层32可以是在蚀刻操作期间充当缓冲的蚀刻缓冲层， 以及用于提供2DEG沟道到LDD区A1的层。

第二材料层32和第三材料层34可以由相同的材料或不同的材料形成。 例如，第二材料层32和第三材料层34可以是AlGaN层、AlN层或AlInN 层。当第二材料层32和第三材料层34由相同的材料形成时，第二材料层32 和第三材料层34可以具有不同的成分或组分。例如，当第二材料层32和第 三材料层34各自均为AlGaN层时，具有比第二材料层32大的极化率的第 三材料层34可以具有比第二材料层32大的铝(Al)比例。第二材料层32 的厚度可以例如为约1nm至约100nm或更大。第三材料层34仅设置在第 二材料层32的部分上。第三材料层34没有设置在第二材料层32的对应于 LDD区A1的部分上。因此，LDD区A1的2DEG由第二材料层32产生。 第三材料层34的厚度可以为例如约1nm至约100nm或更大。第二材料层 32的对应于LDD区A1的上部可以被去除预定厚度，如虚线所示。源极34S 和漏极34D设置在第三材料层34上。源极34S和漏极34D相对于LDD区 A1彼此面对。栅极36在第三材料层34的部分之间设置在第二材料层32的 对应于LDD区A1的部分上。栅极36、源极34S和漏极34D可以由不同的 材料形成。

图2是根据本发明另一实施例的HEMT的截面图。为了描述的方便， 衬底10和缓冲层12没有在图2中示出。此外，附图中相似的附图标记指代 相似的元件，因此将省略对它们的描述。

参照图2，中间材料层38设置在第二材料层32上。中间材料层38、第 二材料层32和第三材料层34的组可以为第二沟道提供层。中间材料层38 的厚度可以为例如约1nm至约100nm。在图2中，蚀刻缓冲层可以是中间 材料层38。此外，在图2中，第二材料层32可以是势垒层，而不是蚀刻缓 冲层，并且可以产生LDD区A1中的2DEG。尽管中间材料层38充当蚀刻 缓冲层，但是当中间材料层38是具有极化率的半导体时，中间材料层38与 第二材料层32一起可以促进LDD区A1中2DEG的产生。中间材料层38 可以是具有极化率的半导体层，或者备选地，可以是没有极化率的简单的蚀 刻缓冲层。当中间材料层38是具有极化率的半导体层时，中间材料层38以 及第二材料层32和/或第三材料层34可以由相同的材料形成，但是可以具有 不同的成分或组分。因此，中间材料层38的极化率可以小于第二材料层32 和第三材料层34的每个的极化率。在图2中，作为势垒层的第二材料层32 的极化率可以大于设置在第二材料层32上的第三材料层34的极化率。第三 材料层34、源极34S、漏极34D和栅极36设置在中间材料层38之上。在此 情形下，第三材料层34、源极34S、漏极34D和栅极36以及中间材料层38 之间的位置关系与图1中的第二材料层32和形成在其上的元件之间的位置 关系相同。

图3是根据本发明另一实施例的HEMT的截面图。

参照图3，第二材料层32和第三材料层34以及栅极36、源极34S和漏 极34D之间的位置关系可以与图1中的相同。然而，第二材料层32包括形 成在栅极36下面的氧化区32A。备选地，氧化区32A可以包括第二材料层 32的对应于LDD区A1的整个部分。氧化区32A包含氧。氧化区32A可以 通过氧化第二材料层32的相应部分而形成，或者可以通过在相应部分中包 含作为受主的氧离子而形成。氧化区32A的极化率可以小于第二材料层32 的其余部分的极化率。因此，氧化区32A和第一材料层30之间的极化率差 小于第二材料层32的其余部分与第一材料层30之间的极化率差。因此，包 含在第一材料层30的设置在栅极36下面的2DEG沟道35中的电子浓度可 以减小。当氧化区32A包含作为受主的氧离子时，包含在2DEG沟道35中 的电子可以被氧离子接受。因此，包含在第一材料层30的位于栅极36下面 的2DEG沟道中的电子浓度可以减小。

图4是根据本发明另一实施例的HEMT的截面图。

参照图4，图4的HEMT可以具有与图2的HEMT相同的基本构造。 然而，图4的HEMT包括设置在中间材料层38的对应于LDD区A1的部分 中的氧化区30A。氧化区30A可以与图3的氧化区32A相同。氧化区30A 可以延伸到第二材料层32的部分中。备选地，氧化区30A可以包括中间材 料层38和第二材料层32的对应于LDD区A1的其它部分。

与使用图3和图4的氧化区32A和30A的情形相同的效果可以通过用p 型杂质掺杂对应于氧化区32A和30A的部分或者在栅极36与形成在栅极36 正下面的材料之间设置p型电介质层(未示出)以代替图3和图4的氧化区 32A和30A而获得。

图5是根据本发明另一实施例的HEMT的截面图。

参照图5，图5的HEMT可以具有与图1的HEMT相同的基本构造。 然而，在图5的HEMT中，第二材料层32和第三材料层34的暴露的上表 面被沟道增加层40覆盖。

图6是根据本发明另一实施例的HEMT的截面图。

参照图6，图6的HEMT可以具有与图2的HEMT相同的基本构造。 然而，在图6的HEMT中，中间材料层38和第三材料层34的暴露的上表 面被沟道增加层40覆盖。

图7是根据本发明另一实施例的HEMT的截面图。

参照图7，图7的HEMT可以具有与图6的HEMT相同的基本构造， 除了栅极36的位置之外。在图7的HEMT中，栅极36设置在第三材料层 34的对应于LDD区A1的相邻部分的部分上。栅极36邻近源极34S，栅极 36和漏极34D关于LDD区A1彼此面对。图7的栅极36的位置可以应用于 图1至图5中的HEMT的情形。

图8是根据本发明另一实施例的HEMT的截面图。

参照图8，图8的HEMT可以具有与图1的HEMT相同的基本构造。 然而，在图8的HEMT中，绝缘层50进一步设置在栅极36与第二材料层 32之间。绝缘层50可以延伸到源极34S和漏极34D。绝缘层50可以增大 HEMT的开启电流。绝缘层50可以例如为Al₂O₃层、SiO₂层或SiN层。绝 缘层50的厚度可以为例如约1nm至约50nm。绝缘层50设置在栅极36与 设置在栅极36下面的材料层之间的情形可以应用于图2至图7的HEMT的 情形。

此后，图9至图11是示出根据本发明的实施例的制造HEMT的方法的 截面图。

参照图9，缓冲层12形成在衬底10上。第一材料层30形成在缓冲层 12上。沟道提供层70形成在第一材料层30上。沟道提供层70可以包括多 个层，并可以包括已经参照图1至图8描述的材料。例如，沟道提供层70 可以各自是图1和图2的第一和第二沟道提供层，并可以包括图5的第三材 料层34和沟道增加层40。

参照图10，在形成沟道提供层70之后，沟道提供层70的对应于LDD 区A1的部分被去除预定厚度。因此，沟道提供层70包括凹陷部分，且LDD 区A1形成在第一材料层30中。在此情形下，沟道提供层70的去除部分的 厚度可以是第三材料层34的对应于LDD区A1的部分的整个厚度、第三材 料层34的该部分的整个厚度和第二材料层32的部分厚度、第三材料层34 的该部分的整个厚度和中间材料层38的部分厚度、或者第三材料层34的对 应于LDD区A1的部分的部分厚度。

参照图11，源极34S、漏极34D和栅极36形成在沟道提供层70上。在 形成源极34S和漏极34D之后，可以形成栅极36。栅极36可以形成在沟道 提供层70的去除部分上。如虚线所示，栅极36可以形成在沟道提供层70 的邻近LDD区A1的上部上。在此情形下，根据是否需要热处理，源极34S、 漏极34D和栅极36可以在形成LDD区A1之后或之前形成。如图8所示， 绝缘层50可以进一步形成在栅极36与沟道提供层70之间。此外，沟道增 加层40(见图5至图7)可以形成在栅极36与源极34S和漏极34D之间的 沟道提供层70上。此外，在形成栅极36之前，图3和图4中示出的氧化区 可以形成在沟道提供层70的位于栅极36下面的部分中。

应当理解，这里描述的示范性实施例应当仅以描述性的含义来考虑而不 是为了限制的目的。对每个实施例中的特征或方面的描述应当通常被认为可 应用于其它实施例中的其它相似的特征或方面。