具有可变电导传输门的位单元及其方法

摘要

存储设备(100)包括位单元(200)，位单元(200)包括位存储设备(206)、第一字线(214)、第二字线(216)、以及将位存储设备(206)连接到位线(208)的第一传输门(202)。第一传输门(202)可基于第一字线(214)的状态和第二字线(216)的状态被配置为至少四种电导状态。存储设备(100)还包括对于对位单元(200)的访问基于访问的类型来配置第一字线(214)的状态和第二字线(216)的状态的控制逻辑(112)。

说明书

技术领域

[001]本公开涉及存储设备，更特别地涉及对存储设备的位单元的读和写访问。

背景技术

[002]传统位单元通常在实现传输门以将存储设备连接到位线时面对稳定性与性能之间的权衡。传输门(transfer gate)与存储设备之间的较高贝塔(β)比通常得到较高的稳定性，而较低的贝塔比通常得到改善的可写性。同样地，传输门与存储设备之间的较高阿尔法(α)比通常得到较高的稳定性，而较低的阿尔法比通常得到改善的可写性。这个问题在利用多功率状态的存储系统中更加复杂。

附图说明

[003]图1示出存储设备的特定实施方案的方框图；

[004]图2是图1的存储设备的位单元的特定实施方案的方框图；

[005]图3示出图2的位单元的特定实施方案的电路图；

[006]图4示出用于对位单元的不同访问的传输门电导状态的示例性序列；

[007]图5示出用于位单元的特定实施方案的传输门控制信号状态及相应传输门电导水平的表格；以及

[008]图6示出利用基于访问类型的传输门电导来访问位单元的示例性方法的流程图。

具体实施方式

[009]依照本发明的一个方面，一种存储设备包括包含位存储设备的位单元、第一字线、第二字线、以及将所述位存储设备连接到位线的第一传输门，所述第一传输门可配置成基于所述第一字线的状态和所述第二字线的状态的至少四种电导(conductance)状态、以及对于对所述位单元的访问基于访问的访问类型配置所述第一字线的状态和所述第二字线的状态的控制逻辑。

[0010]依照本发明的另一方面，一种方法包括提供一种包括位单元的存储设备，所述位单元包括经由传输门耦合到位线并启动对所述位单元的访问的位存储设备。所述方法还包括将所述传输门配置为响应于包括第一电压电平下的读访问的访问而具有第一电导并将所述传输门配置为响应于包括第二电压电平下的读访问的访问而具有第二电导，所述第二电导不同于所述第一电导且所述第二电压电平不同于所述第一电压电平。所述方法还包括经由所述传输门来访问所述位存储设备。

[0011]图1～6示出用基于访问类型在访问位单元期间调整位单元的传输门的电导以便改善位单元稳定性的技术。在一个实施方案中，由至少两个字线来控制所述传输门且所述位单元具有独立地控制字线的状态以配置所述传输门的电导状态的控制逻辑。对于对位单元的写访问，所述控制逻辑将所述传输门配置为具有一种电导。对于对位单元的正常读访问，所述控制逻辑将所述传输门配置为具有另一电导，其不同于用于写访问的电导。此外，在至少一个实施方案中，可在低功率状态下访问位单元，并且对于对位单元的低功率读访问，控制逻辑将传输门配置为具有不同于前两个电导的附加电导。此外，当位单元没有被访问时，逻辑单元将传输门配置为具有又一个电导状态，其通常基本上不具有传导性的状态。因此，通过基于对位单元的访问类型来将传输门配置为具有不同的电导状态，可以改善位稳定性。

[0012]一种电导允许提高在对位单元的写访问期间的位单元可写性，因为传输门的高电导改善传输门将逻辑电压从位线传递至位存储设备的能力。另外，另一种电导改善位单元的正常读访问期间的位稳定性。正常读访问期间的传输门的低电导允许逻辑从位单元传递至位线，但不允许已在位线上的逻辑传递至位单元。这种水平的电导改善稳定性，因为降低了位单元数据讹误的可能性。附加电导改善低功率读访问期间的位稳定性，因为传输门的极低电导允许逻辑从位单元传递至位线而没有位单元的讹误。

[0013]图1示出存储设备100的特定实施例的方框图。存储设备100包括存储器阵列102、字线驱动器104、位线驱动器108、以及列逻辑模块110。存储设备100可以包括各种存储器体系结构中的任何一种，诸如，例如静态随机存取存储器(SRAM)体系结构、或动态随机存取存储器(DRAM)体系结构。

[0014]存储器阵列102包括组织成行和列的位单元阵列。在所示的实施例中，基于在本文中被识别为PWL和NWL的相应的字线对的操作来启动对特定位单元行的访问，由此可以由字线驱动器104的控制逻辑112来独立地配置该对字线中的每个字线。例如，基于包括PWL₁ 116和NWL₁ 118的一对字线来访问第一位单元行114并基于包括PWL_N 122和NWL_N 124的一对字线来访问第N位单元行120。可以在写访问期间响应于写数据基于由位线驱动器108而配置位线126来修改所访问的位单元行的位单元。同样地，基于列逻辑模块110对位线126的配置选择性地访问所访问的位单元行的位单元以进行读访问。

[0015]如本文更详细地描述的，存储器阵列102的每个位单元包括可由相应的字线对操作的传输门，由此，可以基于相应的字线对的特定配置来配置传输门的电导状态。在一个实施方案中，控制逻辑112独立地配置所访问的位行的字线对以便基于访问类型将所访问的位行的位单元的传输门的电导调整至特定的电导状态。例如，为了改善读访问期间所访问的位单元的稳定性，控制逻辑112可以将所访问的位单元的传输门配置为具有第一电导，该第一电导降低无意中干扰所访问的位单元的可能性。相反，为了改善对位单元的写访问的速度和稳健性，控制逻辑112可以将传输门配置为具有第二电导状态，所述第二电导状态通常高于用于读访问的电导状态。

[0016]在一个实施方案中，可以将存储设备100配置为在至少两种电压模式下工作：基于正常工作电压(V_N)的正常功率模式；以及基于低工作电压(V_L)的功率模式。所述正常工作电压V_N可以是例如0.9V，而所述低工作电压V_L可以是例如0.4V。可以通过改变诸如电源电压等高压基准的电位或者通过改变低压基准(例如地线)的电位来控制电压模式。由于存储器阵列102的位单元的电特性，正常工作电压V_N下的位单元的读访问可以展现出与低工作电压V_L下对位单元的读访问相比不同的稳定特性。因此，控制逻辑112还可以将位单元的传输门配置为在低功率读访问期间具有第三电导状态，而该第三电导状态通常低于用于正常读访问的传输门的电导状态。此外，当位单元行的位单元没有被正在访问时，控制逻辑112可以将其传输门配置成基本上不具有传导性的状态。如对于存储器102所述的那样，字线驱动器104、位线108、以及列逻辑模块110可在正常工作电压V_N和低工作电压V_L下工作，在另一实施方案中，字线驱动器104、位线108、以及列逻辑模块110每个可以仅在一个电压电平(诸如V_N)下工作。

[0017]因此，通过经由相应的字线对的单独控制来配置位单元的传输门，控制逻辑112可以根据对位单元的执行的访问的类型来调整传输门的电导，从而在促进改善读访问期间的位单元稳定性的同时促进更快且更完整的写访问。存储设备100的位单元的贝塔比等于位存储设备中的下拉晶体管的电导比(除以)传输门的电导。为了改善正常读访问或低功率读访问期间的存储设备100的位单元的稳定性，下拉晶体管的电导需要高于传输门的电导，从而贝塔比是高的。高贝塔比防止读访问期间的位单元的讹误。另外，在写访问期间，需要传输门电导高于下拉晶体管的电导，使贝塔比低。低贝塔比使存储设备100的位单元的写容易。存储设备100的位单元的阿尔法比等于位存储设备中的上拉晶体管的电导比(除以)传输门的电导。为了改善正常读访问或低功率读访问期间的存储设备100的位单元的稳定性，上拉晶体管的电导需要高于传输门的电导，从而阿尔法比是高的。高阿尔法比防止读访问期间的位单元的讹误。另外，在写访问期间，要求传输门电导高于上拉晶体管的电导，使阿尔法比低。低阿尔法比使存储设备100的位单元的写容易。

[0018]图2示出控制逻辑112的方框图和诸如图1的存储器阵列102的存储器阵列的位单元200的特定实施例。位单元200包括第一传输门202、第二传输门204、位存储设备206、位线(BL)208、互补位线(BLB)210、第一字线(PWL)214和第二字线(NWL)216。位存储设备206包括被配置为存储表示位值的电压(或电荷)的电路元件。位存储设备206的示例性实现包括交叉耦合反相器、具有更新电路的电容器等。

[0019]传输门202和204分别启动位存储设备206与位线208和210之间的访问。对于读访问，传输门202将逻辑值(以电压的形式)从位存储设备206传送到位线208且传输门204将反逻辑值(以不同电压的形式)传送到互补位线210。对于写访问，位线208上的电压(表示逻辑值)和互补位线210上的电压(表示反逻辑值)分别经由传输门202和传输门204被传送到位单元存储设备206，以便将位单元存储设备206编程。如本文参照图3更详细地所述，传输门202和204可以包括并联地耦合的多个晶体管，由此第一字线214和第二字线216被控制逻辑112用来选择性地单独地使能或禁用每个晶体管，以便实现传导在位单元200上执行的特定访问类型的某一电导。

[0020]在一个实施方案中，位单元200可用于两个或多种工作模式下的读访问，包括使用正常工作电压V_N的正常工作模式和使用低工作电压V_L的低功率工作模式。此外，位单元200可用于正常工作模式下的写访问。因此，控制逻辑112可以单独地配置第一字线214和第二字线216，使得传输门202和204在写访问期间具有第一电导，在正常读访问期间具有第二电导，且在低功率读访问期间具有第三电导，从而促进提高位单元稳定性，同时还促进位单元200的更快和更完整编程。传输门202和204还可在两种或更多工作模式下工作，包括使用正常工作电压V_N的正常工作模式和使用低工作电压V_L的低功率工作模式。传输门202和204的工作模式根据位存储设备206的工作模式而改变。

[0021]图3示出位单元300的特定电路实现。位单元300对应于例如图2的位单元200且包括第一传输门302、第二传输门304、位存储设备306、位线(BL)308、互补位线(BLB)310、第一字线(PWL)314、以及第二字线(NWL)316。

[0022]在所示的示例中，位存储设备306包括交叉耦合反相器322和324，由此反相器322包括例如p型晶体管326和n型晶体管328，且反相器324包括例如p型晶体管330和n型晶体管332。晶体管326包括连接到用于正常电压工作期间的第一电压基准V_N和用于低电压工作期间的V_L的第一电流电极、第二电流电极、以及控制电极。晶体管328包括连接到晶体管326的第二电流电极的第一电流电极、连接到第二电压基准(例如地线)的第二电流电极、以及耦合到晶体管326的控制电极的控制电极。晶体管330包括连接到第一电压基准的第一电流电极、耦合到晶体管326的控制电极的第二电流电极、以及耦合到晶体管326的第二电流电极的控制电极。晶体管332包括耦合到晶体管330的第二电流电极的第一电流电极、耦合到第二电压基准的第二电流电极、以及耦合到晶体管330的控制电极的控制电极。

[0023]在一个实施方案中，传输门302包括并联地连接的晶体管318和晶体管320。同样地，传输门304可以包括并联地连接的晶体管334和晶体管336。如所示，晶体管318和320每个包括连接到位线308的电流电极和连接到位单元存储设备306的节点341的电流电极。晶体管318的控制电极连接到第一字线314而晶体管320的控制电极连接到第二字线316。同样地，晶体管334和336每个包括连接到互补位线310的电流电极和连接到位存储设备306的节点342的电流电极。晶体管334的控制电极连接到第一字线314而晶体管336的控制电极连接到第二字线316。

[0024]位存储设备306的节点341处的电压表示存储在位存储设备306处的逻辑值，相反，节点342处的电压表示反逻辑值。如图3所示，传输门302连接节点341和第一位线308且传输门304将节点342连接到第二位线310。因此，传输门302的电阻和晶体管328的电阻实际上形成位线308与接地电压基准之间的分压器。同样地，传输门304的电阻和晶体管332的电阻实际上形成互补位线310与接地电压基准之间的分压器。因此，通常有利的是将传输门302和304配置为提供用于读访问的相对高电阻(低电导)以便降低和最小化交叉耦合反相器322和324的干扰，并将传输门302和304配置为提供用于写访问的相对低电阻(高电导)以便加速交叉耦合反相器322和324的编程。

[0025]在至少一个实施方案中，控制逻辑112(图2)单独地将第一字线314和第二字线316配置为单独地使能(enable)或禁用(disable)晶体管318、320、334、和336以便根据对位单元300执行的访问类型来调整传输门302和304的电导。例如，对于写访问，控制逻辑112可以将第一字线314和第二字线316配置为使能传输门302的两个晶体管318和晶体管320并同样地使能传输门304的两个晶体管334和晶体管336。结果，传输门302和304提供相对高的电导。对于正常读访问，控制逻辑可以配置第一字线314和第二字线316使得晶体管318和晶体管320中的仅一个被使能，且晶体管334和晶体管336中的仅一个被使能。作为使能每个传输门中的仅一个晶体管的结果，传输门302和304提供与上述实例相比较低的电导，由此两个并联的晶体管都被使能。此外，当位单元300没有被访问时，控制逻辑112可以将第一字线314和第二字线316配置为使全部的晶体管318、320、334、和336禁用，从而将传输门302和304配置为基本上不具有传导性。

[0026]另外，可以通过由控制逻辑112改变第一字线314和第二字线316的电势来调整晶体管318、320、334、和336的电导以允许对位单元306的不同访问。第一字线314和第二字线316对晶体管318、320、334、和336的较高电势导致n型晶体管具有较大的电导，且较低的电势引起n型晶体管具有较低的电导。相反，较低的电势结果使p型晶体管具有较大的电导，且较高的电势引起p型晶体管具有较低的电导。

[0027]如上所述，位单元300可以被配置为在正常功率模式和低功率模式下工作，由此可以在两种模式期间对位单元300执行读访问。与正常工作模式期间的读访问相比，在低功率模式期间使用的较低电压可以提高读访问期间的对于对位单元300的干扰的敏感性。因此，将传输门302和304配置为具有比在正常读操作期间低的电导以便改善位单元稳定性可能是有利的。因此，在一个实施方案中，控制逻辑112单独地配置第一字线314和第二字线316以便将传输门302和304配置为提供至少四种不同的电导，用于正常读访问的一种电导、用于低功率读访问的另一电导、用于写访问的第三电导、以及用于非访问的第四电导。

[0028]在一个实施例中，晶体管318在被使能时的传导性不同于晶体管320被使能时的传导性，从而允许传输门302可基于晶体管318和320中的哪一个被使能而配置为四种不同的电导状态。例如，假设对于给定电压来说晶体管318具有电导C1且晶体管320具有电导C2。因此，当晶体管318和320两者被使能时，传输门302的总导电性是C1+C2。当只有晶体管318被使能时，传输门的总导电性是C1。同样地，当只有晶体管320被使能时，传输门的总电导是C2。因此，假设电导C1大于电导C2并假设有利的是通过单独地控制第一字线314和第二字线316来具有用于写访问的高电导、用于正常读访问的低电导、以及用于低功率读访问的极低电导，控制逻辑112可以在写访问期间使能晶体管318和晶体管320，在正常读访问期间使能晶体管318且禁用晶体管320，并在低功率读访问期间使能晶体管320且禁用晶体管318以便实现用于每种访问类型的期望导电性。可以同样地配置传输门304。

[0029]可以以多种方式中的任何一种来实现晶体管318的电导与晶体管320的电导之间的差(以及晶体管334的电导与晶体管336的电导之间的差)。例如，由于对于给定布局尺寸来说n型晶体管通常具有比p型导体大的电导，所以在一个实施例中，晶体管之一可以是n型晶体管且另一晶体管可以是p型晶体管。或者，一个晶体管可以具有比另一个晶体管大的沟道宽度以便实现适当的电导差。而且，由于各晶体管中工艺特性和沟道特性是不同的，所以晶体管具有不同的电导。晶体管中的沟道长度越大，电导越低。随着用于制造晶体管的诸如所使用的掺杂剂和阈值注入物(threshold implants)等工艺特性的改变，电导也改变。作为另一示例，一个晶体管可以实现为具有低于其它晶体管的阈值电压。因此，对于晶体管318和晶体管320(以及晶体管334和晶体管336)来说具有不同的工艺特性和沟道特性引起传输门中的晶体管具有不同的电导。虽然已经描述了用于实现传输门中的具有不同电导的晶体管的各种示例，但是在不脱离本公开的范围的情况下可以执行其它技术。

[0030]图4示出用于访问位单元400的传输门状态或电导水平的示例性序列。位单元400包括经由传输门410连接到位线416的位存储设备404，由此传输门410包括并联地连接的晶体管412和晶体管414。出于说明的目的，将晶体管412和414示为开关以便以图形的方式传达其使能/禁用状态。此外，出于图4的目的假设晶体管412在被使能时具有低于晶体管414的电导。

[0031]在写配置401中，晶体管412和414被使能(并因此被描绘成闭合的开关)。结果，传输门410具有相对高的电导，这提高位单元402从位线416向位存储设备404传递电压的能力。在正常读配置403中，晶体管412被禁用且晶体管414被使能。结果，传输门410具有相对低的电导，这提高正常读访问期间的位存储设备404的稳定性。在低功率读配置405中，晶体管412被使能且晶体管414被禁用。结果，传输门410具有甚至更低的电导，这提高低功率读访问期间的位存储设备404的稳定性。

[0032]晶体管的不同沟道和工艺特性产生晶体管的不同电导。沟道特性包括改变晶体管的沟道宽度和长度。随着沟道宽度的增大，电导增大，而当沟道长度增大时，电导降低。影响晶体管电导的工艺特性包括所使用的掺杂剂和添加到晶体管的任何阈值注入物。

[0033]图5示出通过用于选择性地使能和禁用位单元的传输门的并联晶体管从而基于访问类型调整其电导的控制逻辑112来实现的示例性逻辑表500。为了便于说明，在图3的位单元300的传输门302的环境中描述逻辑表500，由此晶体管318包括p型晶体管且晶体管320包括n型晶体管，晶体管320具有高于晶体管318的电导。逻辑表500的每行对应于访问类型。逻辑表500的第一和第二列示出用于每种访问类型的PWL和NWL线的逻辑状态，且第三列示出传输门302的相应电导水平。如逻辑表500所示，对于正常读访问，控制逻辑将PWL线和NWL线配置为逻辑高状态，从而产生低传输门电导。在写访问期间，控制逻辑将PWL线配置为逻辑低状态并将NWL线配置为逻辑高状态，从而产生高传输门电导。响应于确定在给定存储器访问周期内未发生对位单元的访问，控制逻辑将PWL线配置为逻辑高状态并将NWL线配置为逻辑低状态，从而引起传输门302变为实质上不具有传导性。对于低功率读访问，控制逻辑将PWL线和NWL线两者配置为逻辑低状态，从而产生非常低的传输门电导。因此，如逻辑表500所示，独立地控制PWL线和NWL线以响应于不同的访问类型而产生不同的传输门电导。

[0034]图6示出用于访问基于访问类型而具有可调整传输门电导的位单元的方法的流程图600。在方框602，字线启动对存储器阵列中的一行位单元的访问。在方框604处确定访问类型(非访问、写访问、正常读访问、以及低功率读访问)。对于位单元的非访问，在方框606处传输门被配置为不具有传导性。在方框608处，为了进行位单元的写访问，传输门被配置为具有高电导。传输门的高电导使得逻辑从位线到位单元的转移变得容易。当位单元处于将传输门配置为具有低电导的正常工作电压时，在方框610执行读访问。低电导允许逻辑从位单元传递到位线，但同时，如果位线已被充电，则位线上的逻辑不传递到位单元。在方框612处，对于低功率工作模式读访问，传输门被配置为具有非常低的电导。

[0035]在本文献中，诸如“第一”和“第二”等关系术语可以仅仅用来将一个实体或动作与另一实体或动作区别开而不一定要求或暗示此类实体或动作之间的任何实际此类关系或顺序。术语“包括”、“包含”或其任何其它变体意图涵盖非排它性包含，使得包括一些列元素的过程、方法、物件、或装置不仅包括那些元素，而且可以包括未明确列出或为此类过程、方法、物件、或装置所固有的其它元素。前面附带“包括一个”的元素非限制性地不排除包括该元素的过程、方法、物件、或装置中的附加相同元素的存在。

[0036]本文所使用的术语“另一”被定义为至少有第二个或更多。本文所使用的术语“包括”、“具有”或其任何变体被定义为包括。本文参考电光学技术所使用的术语“耦合”被定义为连接，但不一定是直接连接，且不一定是机械连接。

[0037]当指的是使信号、状态位、或类似装置处于其逻辑真或逻辑假状态时，分别使用术语“确证”或“设置”和“求反”(或“非确证”或“清零”)。如果逻辑真状态是逻辑电平一，则逻辑假状态是逻辑电平零。而且如果逻辑真状态是逻辑电平零，则逻辑假状态是逻辑电平一。

[0038]通过考虑本文所公开的公开内容的说明书和实践，本公开的其它实施例、用途、以及优点对于本领域的技术人员来说显而易见。应仅仅将本说明书和附图视为示例性的，因此本公开的范围意图仅仅由权利要求书及其等价物来限制。