掺杂有较衬底原子扩散速度更慢原子的隔离层的半导体器件

摘要

一种半导体器件，包括一重掺杂磷的硅衬底；一位于所述衬底上的隔离层，该隔离层用扩散系数小于硅衬底中磷的扩散系数的掺杂剂原子掺杂；一位于所述衬底上的外延层；以及一位于所述衬底上的器件层，且位于所述外延层及隔离层上。

说明书

技术领域

本发明主要涉及半导体器件，尤其是半导体器件的外延层。

背景技术

掺杂有高浓度磷的硅晶片的电阻率可低于0.001Ω·cm。衬底需要如此低电阻率的原因有很多，其中包括由该衬底形成的器件具有更好的导电性或较低的导通电阻。

用高浓度磷掺杂硅晶片制造的器件可能需要采取防止磷原子从衬底扩散到有源区或器件区的措施，这种情况在温度升高的制造过程中可能发生，比如在退火时。增加器件外延层厚度，或在器件上增加一层外延层或隔离层，是可以用来降低扩散效应的办法之一。使用较厚的外延层或外加外延层或隔离层可以在衬底和器件/有源区之间增加隔离，从而降低磷原子的扩散。不过，外延层的加厚会产生更高的电阻率(相对于衬底而言)，从而会使器件导通电阻增加，这并不是期望得到的结果。

因此，该领域所需技术是对半导体器件结构作出改进，使其在降低磷原子从高度磷掺杂的衬底扩散到器件/有源区的可能性的同时，能保持相对较低的导通电阻，并找到形成该结构的方法。

进而言之，关键是需要半导体器件具有较厚的外延层并带有较低的电阻率，从而可以降低磷原子从高度磷掺杂的衬底扩散到器件/有源区的可能性，并需要找到形成该结构的方法。

发明内容

本发明提供了一种半导体器件和结构，可大大降低磷原子从高度磷掺杂的衬底到器件有源层的扩散。

本发明从某种形式上来说，是一个具有高度磷掺杂硅衬底的半导体器件。在衬底上附着一层隔离层，使隔离层材料中掺杂原子的扩散系数低于硅衬底中磷原子的扩散系数。在衬底上同时还附着一层外延层。器件层则附着在衬底、外延层和隔离层上。

本发明的一个优点是能够大大降低磷原子从高度磷掺杂的衬底向器件有源区的扩散。本发明的另一个优点是降低了隔离层对器件导通电阻的影响。

附图说明

图1显示了漏极至源极的电阻(R_Dson)以及晶圆级击穿电压(BVDSS)，这是具有磷原子重掺杂衬底的器件外延隔离层厚度所具有的功能；

图2是本发明半导体器件的一个实施例的某部分的截面图；

图3显示了相应于不同的温度磷、砷和锑原子在硅衬底中的扩散系数。

图4显示了在磷原子掺杂衬底上形成的三种不同外延结构的电阻率曲线与外延层厚度的对照；

图5是制造本发明半导体器件方法的一个具体实施例的电流示意图。

参照字符说明表示在几个视图中的对应部分。本文的实施例表示本发明的所选用的一种应用方式，而本发明的应用不仅仅限于该范例所展示的范围。

具体实施方式

上述内容及本发明的其它特性、优点及实现途径可参照以下发明的应用实例加以说明，结合附图可以得到更好的理解。

参考附图，特别是图1，图上表示漏极至源极的电阻(R_Dson)以及晶圆级击穿电压(BVDSS)，这是具有磷原子重掺杂衬底的器件外延层或隔离层厚度所具有的功能。R_DSon图对应于所施加的10V栅极电压。外延层或隔离层的电阻率与有源/器件区的电阻率相同。图1中的虚线表示的是在砷掺杂衬底上所形成器件的典型R_DSon及BVDSS水平，其他均与在磷掺杂衬底形成的器件相同。

从图1中可以明显看到，R_DSon及BVDSS都随在磷掺杂衬底上形成的器件中的外延层及隔离层厚度的增加而增加。图1中还可以明显看到，要达到与图中用虚线表示、在砷掺杂衬底上所形成器件相等的BVDSS，磷掺杂衬底大约需要增加的外延层或外加外延隔离层的厚度为2微米(μ)。不过，增加约2μ外延层或附着外延隔离层的厚度会使R_DSon比1.2μ厚度的外延隔离层器件升高约30％。而理想的状态是通过增加外延隔离层的厚度来降低磷原子的扩散，同时避免R_DSon的升高。

如图2所示是本发明的半导体器件的一个实施例。半导体器件10(举例来说，是一种N型金属氧化物半导体场效应晶体管(MOSFET))包括衬底12、外延隔离层14和外延层16。在外延层16内部是形成的器件/有源层20以及一个漏极区22。器件10还包括多种特性和结构，如沟槽、栅极、源极等，这些都在器件层20中形成。图中所示实施例的器件10包括P-阱区24、P+体区26、N+源区28及衬有栅极电介质32、并填充有栅极导电材料34的沟槽30。层间介质层36附着在栅极沟槽30上，并部分覆盖源极28，而金属层上也有附着，这是本发明技术所注重阐述的步骤和目的。

衬底12是磷原子P重掺杂的N+硅衬底。衬底12的掺杂浓度，以磷原子为例，大于5E18个磷原子/cm³。

外延隔离层14是一层N型硅层，其厚度为T，在衬底12上形成或外延生成。外延隔离层14的厚度T至少部分取决于形成器件10专用或所采用的专门技术系列的总体热效应。采用技术系列制造的半导体器件通常需要经过普通的工艺制造过程，某些工艺会使其温度升高。温度升高会促使掺杂磷原子从衬底12内扩散到有源/器件区20，从而当器件10的热效应相对较高，即采用多种升高温度的制造工艺而促使掺杂磷原子从衬底12扩散到有源/器件区20时，则需要增加第一外延隔离层上的厚度T。反之，当器件10的热效应较低，因而促使掺杂磷原子扩散的升温制造工艺较少时，外延隔离层14上的厚度T可减小或相对较小。

外延隔离层14的掺杂，可通过例如在原位置上进行离子植入，或其他适当方法，掺杂一种或多种扩散系数可预先确定、且低于硅衬底12上掺杂的磷原子P的扩散系数的原子A。原子A可以是砷、锑或其他适合掺杂的原子。外延隔离层14上的掺杂浓度大约在漏极区22及外延层16的掺杂浓度的2-20倍之间，这二者的掺杂浓度通常在1E14-1E17个磷原子/cm³之间，因而外延隔离层14上的掺杂浓度大约在2E14-20E17个磷原子/cm³。

外延隔离层14上的掺杂浓度还至少部分取决于隔离层14的厚度。更特别的是，随着隔离层14厚度的增加，其掺杂浓度也必须相应增加。随厚度T的增加而增加外延隔离层14上的掺杂浓度，可以通过降低外延隔离层14上的电阻率而达到或保持给定或所需要(相对较低)的R_DSon值。相反，也可以随厚度T的减小而降低外延隔离层14上的掺杂浓度，以达到或保持给定或所需要的R_DSon值。厚度的减小抵消了隔离层14上掺杂浓度降低而导致的电阻率增加效应。

如以上讨论，外延隔离层14上掺杂有一种或多种具有不同扩散系数的原子，其扩散系数已预先设定，且低于硅衬底上所掺杂的磷原子的扩散系数。具有比磷原子更低的扩散系数的原子，举例来说，有砷和锑。图3显示了硅衬底中磷(曲线P)、砷(曲线As)、锑(曲线Sb)的扩散系数和温度的比较关系，可以看出，砷和锑的扩散系数大约比磷小100倍(即扩散更慢)。用具有比衬底12上的磷原子更低扩散系数的原子来掺杂外延隔离层14，可使外延隔离层14上的掺杂浓度大大增加，并降低了电阻，从而可以使器件10保持所需要的较低R_DSon值。

需要特别注意的是，可将外延隔离层14掺杂到与常规砷掺杂衬底大致相同的掺杂浓度。从而外延隔离层14的导通电阻可以大大低于具有相同厚度的常规外延层。此外，大多数砷掺杂衬底器件的外延层厚度可以得到优化。在本发明的实施例中，用砷原子将外延隔离层14掺杂到与常规砷掺杂衬底大致相同的掺杂浓度，并不能显著改变器件10的BVDSS。从作用上来说，在厚度T足够防止磷原子进入器件/有源区的情况下，用砷原子掺杂的外延隔离层14是器件10的一个有效砷衬底。用锑掺杂的外延隔离层14也有类似的效用，因为这两种掺杂粒子在硅中的扩散系数相似，上述内容已有过讨论，如图3中所示。

如图4所示是一个采用先进沟槽技术的典型半导体器件，在其磷掺杂衬底上形成的三种不同外延层结构的标准电阻率与经过所有热处理后的厚度的比较。衬底的电阻率大约为0.0013Ω·cm。

电阻率曲线50对应的器件结构中，包括一个厚度为1.5μ的未掺杂隔离层、以及一个厚度约为4μ掺杂浓度约为3E16个原子/cm³(电阻率大约为0.215Ω·cm)的外延层。电阻率曲线60对应的器件结构中，包括一个包括厚度为0.5μ的未掺杂层、一个厚度约为1.0μ掺杂浓度约为3E16个原子/cm³(电阻率大约为0.215Ω·cm)的外延层、以及一个厚度约为4μ掺杂浓度约为3E16个原子/cm³(电阻率大约为0.215Ω·cm)的外延层。简言之，电阻率曲线50表示含有未掺杂隔离层的器件和衬底，而电阻率曲线60则表示含有掺杂浓度增加(因而具有较低电阻率)的隔离层14的器件或衬底。曲线50和曲线60本质上是相同的，因而隔离层的掺杂浓度并未影响到向上扩散。这样，基于砷原子在硅中较慢的扩散速度，可增加隔离层的掺杂浓度以降低其电阻，从而降低器件10的R_DSon。

如图5所示是用本发明制造半导体器件方法的一个实施例。方法100包括形成隔离层102、掺杂隔离层104、形成外延层106的步骤，以及其他处理工艺108。

形成隔离层102的步骤包括形成(如通过外延生成)一个在磷掺杂的硅衬底上具有预定或所需厚度的隔离层。掺杂隔离层104的过程包括用比磷原子扩散慢得多的原子来掺杂隔离层，比如用砷、锑或其他适当的掺杂原子。掺杂隔离层104的过程可以与形成隔离层的过程结合在一起或同时进行。形成器件外延层106的过程包括形成(比如通过外延生成)一个在隔离层上具有预定或所需厚度的器件外延层。其他处理108包括标准及常规衬底，以及本发明中所知的集成电路制造过程。

从该实施例中可以看出，器件10被表示成为一个有沟槽栅极的场效应管。不过，容易理解，本发明的器件可采用其他替代型式，比如，使用不同技术系列的沟槽器件或平面型器件。

综上所述，本发明的具体阐述采用的是优选的设计方案，亦可根据所披露内容的精神和范围作进一步改进。因而，本申请旨在用所披露的总体原则涵盖本发明的任何变型、使用或改动。此外，本申请包括从现有已披露的内容(包括使用该发明的已知或专用应用实例)出发到所附权利要求中所限制以及本发明所适用的范围。