具有在接触区域中的局部设置金属硅化物区的晶体管以及形成该晶体管的方法

摘要

通过进行基于图案化的介电层，例如，层间电介质材料，的硅化制程，可在各别接触区以高度局部化的方式提供各别金属硅化物部分，同时可显著减少金属硅化物的总量。以此方式，可显著减少金属硅化物的应力对于场效晶体管的信道区的负面影响，同时依然保有低接触电阻。

说明书

技术领域

本揭示内容大致上系关于集成电路的形成，而且更特别的是，系关于有低接触电阻的高效能晶体管的形成，可能与应变控制机构(straincontrol mechanism)结合以调整MOS晶体管的信道区中的应变用以增强该信道区中的电荷载子移动率(charge carrier mobility)。

背景技术

集成电路通常包含极大数量的电路组件，例如晶体管、电容器、电阻器等，而且基于提供于合适基板上方的适当半导体材料来形成该等电路组件。在现代超高密度集成电路中，器件特征一直一步一步地减少以增强组件效能及功能。然而，缩减特征尺寸会带来某些问题而可能会部分抵消减少特征尺寸所得到的优点。一般而言，例如减少场效晶体管组件的特征尺寸可能造成晶体管组件中之给定晶体管宽度的信道电阻减少因而导致有较高的电流驱动能力(drive current capability)以及提高该晶体管的切换速度(switching speed)。不过，当晶体管组件的特征尺寸减少时，导线(例如，闸极电极或其它的多晶硅线(polysiliconline)及接触区，亦即，使诸如漏极区及源极区之类的晶体管区连接的区域)电阻增加以及晶体管组件的外围会变成首要问题，因为该等导线及区域的剖面面积也会随着特征尺寸减少而减少。然而，剖面面积以及构成导线及接触区之材料的特性会决定导线及接触区的电阻。

关于此一方面，可用典型的关键性特征尺寸(也被称作关键尺寸(CD))为例说明上述问题，例如场效晶体管的信道(其系在闸极下方形成于晶体管之源极区与漏极区之间)长度。当以切换模式(switched mode)操作晶体管组件时，减少信道长度由于减少闸极电极与信道之间的电容而且较短信道的电阻也会减少，以致于可显著改善与下降及上升时间有关的器件效能。然而，缩减信道长度也会带来减少任何导线尺寸的问题，例如，场效晶体管的闸极电极(它一般是由多晶硅形成)以及让晶体管中之漏极区、源极区电气接触的接触区。结果，用于传输电荷载子的有效剖面会减少。因此，该等导线及接触区会呈现较高的电阻，除非藉由改善形成导线及接触区(例如，闸极电极以及漏极和源极接触区)之材料的电气特性来补偿减少的剖面。

因此，改善大体由半导体材料(例如，硅)构成之导电区的特性是特别重要的。例如，在现代集成电路中，个别的半导体器件，例如场效晶体管、电容器及其类似物目前以及在预见的未来主要是以硅为基础，其中个别的器件都用硅线及金属线连接。尽管使用例如铜、钨、银、金属合金及其类似物之高导电金属可改善金属线的电阻率，但是在需要改善含硅半导体线与半导体接触区的电气特性时，制程工程师所面对的仍是极具挑战性的工作。因此，高度导电金属硅化物通常是由多晶硅线形成，例如闸极电极以及漏极区与源极区，因为与即使是高度掺杂的多晶硅、结晶硅(crystalline silicon)相比，该金属硅化物通常会有明显较高的导电率。在习知技术中，使用多种高度复杂的硅化方案(silicidation scheme)以便提供想要的电气特性。例如，耐火金属(例如，镍、铂、钴、钛、钨及其类似物)或彼等之组合物可用来增加多晶硅线及接触区的导电率。不管所使用的特定硅化机制(silicidation regime)为何，该制程通常是在完成晶体管器件后以及在形成层间电介质材料之前进行，亦即，在进行任何用于活化漏极区与源极区中之掺杂物以及减少植入引发之晶格损伤的高温退火制程之后，因为导电金属硅化物材料通常处于用以活化掺杂物时所需要的加高温度中会不稳定。之后，在层间电介质材料中形成各别接触孔栓(contact plug)以提供电气接触给各别电路区(例如，漏极区与源极区、闸极电极、电容器电极及其类似物)，其中由于是提供金属硅化物而可得到中低的接触电阻。

一般而言，目前实施了多种制程技术，其中，对于复杂的电路，例如微处理器、储存芯片及其类似物，CMOS技术是目前最有前途的方法之一，因为由操作速度及/或耗电量及/或成本效益看来，它具有优异的特性。在使用CMOS技术制造复杂的集成电路期间，会在包含结晶半导体层的基板上形成数百万个晶体管，亦即，N型信道晶体管与P型信道晶体管。不论是N型信道晶体管还是P型信道晶体管，场效晶体管都包含所谓的PN接面，其系由高度掺杂的漏极和源极区和配置于该漏极区与该源极区之间的反向掺杂信道区(inversely doped channelregion)的界面形成。

形成于该信道区附近并且藉由细薄绝缘层而与该信道区隔开的闸极电极可用来控制信道区的导电率(亦即，导电信道的电流驱动能力)。在因施加适当的控制电压至闸极电极而形成导电信道后，该信道区的导电率会取决于掺杂物浓度、多数电荷载子的移动率、以及漏极区与源极区之间的距离(就信道区在晶体管宽度方向的给定延伸而言，此一距离也被称作信道长度)。

因此，用以增加晶体管效能的有效机构之一是包含藉由修改信道区的晶格结构来增加电荷载子移动率，例如藉由在信道区附近产生拉伸或压缩应力(tensile or compressive stress)以便在该信道区中产生对应的应变，这可各自修改电洞与电子的移动率。例如，就标准硅层而言，信道区的压缩应变可增加电洞的移动率，从而提供增强P型晶体管效能的潜力。另一方面，在N型信道晶体管的信道区中产生拉伸应变可增加电子移动率。结果，可使用多种应变引发机构(strain-inducingmechanism)，譬如在硅基材(silicon base material)内的应变或松弛之半导体材料，以便在信道区中提供想要类型及大小的应变。在其它的情形下，可提供带应力的材料层(例如，上覆电介质材料、间隔件组件及其类似物)，可能与应变或松弛之半导体材料结合，以在信道区中得到均匀增加的应变效应。其它的应变引发源对于最后达成的晶体管效能也有贡献，例如带应力的隔离结构及其类似物。再者，形成于闸极电极和漏极区与源极区上的金属硅化物区对于产生于各别信道区的总应变可能会有显著的影响。例如，典型使用的金属硅化物材料(例如，硅化钴与硅化镍)会展现实质的拉伸应力，它对于例如由埋置的硅/锗材料、带压缩应力衬里及其类似物所提供的应变引发机构会有负面影响。结果，预期晶体管的整体效能增益可能会因使用复杂的应变来源而减少。

本揭示内容系针对可避免或至少减少上述一或更多问题之影响的各种方法及器件。

发明内容

为了提供对本发明的一些态样的基本理解，兹提出以下的简化概要。此概要并非本发明广泛之详尽综论。它不是想要确认本发明的关键或重要组件或者是描绘本发明的范畴。其唯一的目的是要以简要的形式提出一些概念作为以下更详细之说明的前言。

大致而言，本发明系针对一种用于形成包含含硅区之半导体器件的技术，其系以提供金属硅化物来至少部分地增加该等含硅区的导电率，其中提供增强程度之弹性是在于可以空间局部化的方式(spatiallylocalized manner)形成该金属硅化物以便考虑到可能会受提供于各别器件区之金属硅化物数量影响的其它器件要求，例如应变引发机构。为此目的，电路组件之接触区的金属硅化物可基于“屏蔽(mask)”而形成，使得各别金属硅化物与各别接触组件(例如，接触孔栓(contact plug))“自行对齐(self-aligned)”，该等接触组件是将要形成于介电层中以便用配线结构(wiring structure)连接电路组件的接触区。因此，在有些示范具体实施例中，基于介电层中的开孔可进行各自的硅化制程(silicidationprocess)，在该介电层中随后可形成各别接触组件。由于是以高度局部化的方式提供自动与各别接触组件对齐的金属硅化物，所以可根据其它的器件要求(例如，应变引发机构)来调整金属硅化物在电路组件中的总量，同时使在电路组件的各别接触区与连接至配线结构的接触组件之间仍然保持低接触电阻。

根据本文所揭示之一个示范具体实施例，一种方法包括：在覆盖半导体器件的电路组件的层间电介质材料中形成接触开孔，其中该接触开孔与该电路组件的含硅接触区连接。此外，在该接触区的一部分中形成金属硅化物，其中该金属硅化物系延伸进入该部分的接触区。最后，在该接触开孔中形成接触组件，其中该接触组件与该金属硅化物连接。

根据本文所揭示之另一示范具体实施例，一种方法包括：在电路组件的含硅接触区之一部分上形成耐火金属(refractory metal)，其中系藉由形成于介电层之中的开孔暴露该部分。此外，起动该耐火金属与在该部分中的硅之间的化学反应以便形成金属硅化物。

根据本文所揭示之另一示范具体实施例，一种半导体器件包括：电路组件，其系埋置于电介质材料中且具有至少一个包括累积金属硅化物部分的含硅区。此外，该半导体器件包括接触组件，该接触组件形成于该电介质材料中而且与该至少一个含硅区的接触区对齐，其中该累积金属硅化物部分系以该接触区为中心。

附图说明

参考以上说明结合附图可了解本揭示内容，其中类似的组件用类似的组件符号表示。

图1a至图1c示意地图标根据揭示于本文之示范具体实施例之在电路组件中形成局部金属硅化物部分期间的半导体器件的剖面图；

图1d示意地图标图1c中之器件的上视图；

图1e示意地图标处于又下一个制造阶段中的半导体器件的剖面图，其系包含与各别累积金属硅化物部分对齐的接触孔栓；

图2a至图2c示意地图标根据其它揭示于本文的示范具体实施例之在形成与厚度减少之实质上连续金属硅化物层一起的累积金属硅化物部分期间的半导体器件的剖面图；

图3a至图3d示意地图标根据另外其它揭示于本文的示范具体实施例之在选择性地形成与各别接触组件对齐的金属硅化物部分之前，处于形成厚度不同之各别基底金属硅化物层的不同制造阶段期间的半导体器件的剖面图；以及

图4a至图4b示意地图标根据又其它揭示于本文的示范具体实施例之处于用来选择性地形成局部(亦即，累积)金属硅化物部分之不同制造阶段期间的半导体器件的剖面图。

尽管本发明容易做成各种修改及替代形式，本文仍以附图为例图标几个本发明的特定具体实施例且详述其中的细节。不过，应了解本文所描述的特定具体实施例不是想要把本发明限定成本文所揭示的特定形式，反而是，本发明是要涵盖落入依照附上申请专利范围界定之本发明精神及范畴内的所有修改、等效及替代性陈述。

具体实施方式

以下描述本发明的各种示范具体实施例。为了清楚说明，本专利说明书没有描述实际具体实作的所有特征。当然，应了解，在开发任一此类的实际具体实施例时，必须做许多与具体实作有关的决策以达成开发人员的特定目标，例如遵循与系统相关及商务有关的限制，这些都会随着每一个具体实作而有所不同。此外，应了解，此类开发既复杂又花时间，但是熟悉本技艺之一般技术人员在阅读本揭示内容后即可例行实作。

现参照附图来描述本发明。各种结构、系统及器件以示意方式描绘于附图中仅供解释用以及避免熟谙此艺者所习知的细节混淆了本发明。尽管如此，仍纳入附图用来描述及解释本揭示内容的示范实施例。应使用与相关技艺技术人员所熟悉之意思一致的方式理解及解释用于本文的字汇及词组。本文没有特别定义的术语或词组(亦即，与熟谙此艺者所理解之普通惯用意思不同的定义)是想要用术语或词组的一致用法来暗示。在这个意义上，希望术语或词组具有特定的意思时(亦即，不同于熟谙此艺者所理解的意思)，则会在本专利说明书中以直接明白地提供特定定义的方式清楚地陈述用于该术语或词组的特定定义。

如先前所述，在精密的半导体器件(例如，复杂的CPU、ASIC(特殊应用集成电路)、储存芯片及其类似物)中，持续进行的器件尺寸缩放提供功能及效能增加。不过，需要高包装密度(亦即，减少组件尺寸)以及高导电率的各别器件区(例如，半导体器件的接触区)用习知技术可能不能适当满足。为此目的，揭示于本文的专利标的提供一种有增加之设计弹性可用来在半导体器件的各别接触区中形成金属硅化物区的技术，其中，在一方面，可得到低接触电阻，同时在另一方面，可减少金属硅化物对于增加半导体组件效能用之其它机构的负面影响。要实现对应地“减少”金属硅化物的任何不利影响，可藉由适当地调整金属硅化物形成于半导体器件各别接触区的总量藉此在各别需要低接触电阻之接触区内的特定位置提供大量金属硅化物，同时可让接触区的其它区域有数量明显减少的金属硅化物，在有些示范具体实施例中，可大体完全不提供金属硅化物于接触区的指定区域。因此，要达成使指定组件区中有高度局部或“累积”金属硅化物，可藉由在待形成之各别累积金属硅化物部分的四周，起动基于各别“硅化屏蔽(silicidationmask)”(其系暴露各别接触区中之想要部分)的各别金属硅化物形成。在有些示范具体实施例中，是要使各别金属硅化物部分大体以使半导体器件与上覆金属化结构连接的接触孔栓或接触组件为中心，其中数量累积或局部增加的金属硅化物提供想要的低接触电阻，同时与习知策略相比，可显著减少其它区域中的各别金属硅化物数量或可大体为零。以此方式，根据其它器件要求，例如应变引发机构，可减少金属硅化物的数量，以便得到整体的效能增益。

例如，硅化钴与硅化镍为常用来减少半导体器件(例如，场效晶体管及其类似物)之接触电阻的材料，其中通常是在各别接触区(例如，漏极区与源极区、闸极电极等)的表面部分上形成该等材料。不过，该等金属硅化物可能具有数量相对高的固有拉伸应力，其系可转移到场效晶体管的各别信道区，从而有可能使它的效能劣化，特别是当提供额外的应变引发机构用来产生类型不同、由带有拉伸应力之金属硅化物引发的应变。例如，对于基底硅材料的给定标准结晶组构，P型晶体管中各别漏极和源极区的拉伸应力可能导致各别信道区的电洞移动率减少，从而显著减少晶体管的驱动电流能力。在先进的技术中，例如附加的磊晶成长技术等，可能要大费工夫才能在制造顺序期间提供各别应变引发机构(例如，带应力的覆盖层、带应变的半导体材料等)。结果，该等应变引发机构的效率减少可能导致效率减少同时也会增加生产成本。因此，揭示于本文的专利标的可高度有效地并入各种应变操纵技术以增加各种技术的应变引发效率，其中，在有些示范具体实施例中，可达成高度的弹性，因为用于在各别接触区中局部提供金属硅化物的技术本身可以空间局部化的方式予以应用以便以总量减少的方式金属硅化物提供于指定芯片区，甚至于不同类型的晶体管，例如P型信道晶体管与N型信道晶体管。

因此，应了解揭示于本文之专利标的的原理利于应用到包含附加应变引发源的晶体管组件，例如位于适当器件区的带应变或松弛化半导体材料、用于间隔件组件及其类似物的带应力覆盖层，因为如上述所指出的，可增加整体的应变引发效率。不过，揭示于本文之专利标的也可应用于不包含任何“故意”加上之应变引发源的电路组件，因为即使减少由金属硅化物本身所引发之各别应变仍能导致对应效能增加。此外，局部地形成金属硅化物可增加用于形成各别半导体器件之设计及制程的弹性，因为，例如，可以高度局部化的方式形成不同类型的金属硅化物材料，其中藉由基于暴露各别组件区的电介质屏蔽来在待形成累积金属硅化物部分处形成至少一部分的金属硅化物，可显著减少一硅化制程对于其它硅化制程的影响。

图1a示意地图标半导体器件100的剖面图，它可包括基于半导体的电路组件150。电路组件150可为任何包含含硅半导体区的电路组件，它可能需要(至少局部)金属硅化物材料以便减少各别的接触电阻。在一个示范具体实施例中，电路组件150可为场效晶体管，如图标，该场效晶体管可包括形成于各别闸极绝缘层104上的闸极电极103，该闸极绝缘层104则隔开闸极电极103与含硅信道区107。信道区107可位于各自漏极区与源极区106之间，其中可在包括某一数量的硅的适当半导体层102中形成信道区107与漏极区和源极区106。例如，半导体层102可为硅基材料，它可包含附加成分，例如锗、碳或任何其它用来调整半导体层102之想要特性(例如，关于导电率、应变、结晶取向等)的原子种类。此外，在半导体层102内建立各自的掺杂物浓度及分布(profile)以界定漏极和源极区106与信道区107。可在基板101上方形成半导体层102，该基板101可包括任何适合用来形成上述半导体层102的载体材料。在有些示范具体实施例中，基板101可为块体半导体基板，例如硅基板，其中半导体层102可为它的上部分。在其它的示范具体实施例中，基板101可为已有绝缘层(例如，绝缘层上覆硅(SOI)组构)形成于其上的载体材料，或基板101可由半导体层102可形成于其上的绝缘材料构成。在图标于图1a的制造阶段中，电路组件150可埋置于介电层109中，在图标的示范具体实施例中，它可视为层间电介质材料，其系常用于先进的集成电路供钝化各别电路组件并且提供实质上平坦的表面组构用来在其上形成适当的金属化结构以便使各别电路组件互连。

在有些示范具体实施例中，因而介电层109可包括两种或更多不同的材料，例如第一介电层110，它本身可包括一或更多种不同的材料层，同时可提供一或更多层108，其中至少一层可用作适当的蚀刻中止层用来图样化层110以便得到各别开孔109A，如图标。例如，层110可由二氧化硅组成，而至少一个蚀刻中止层108可由氮化硅组成，其中，如先前所述，当信道区107中也要有各别的应变时，层108及/或层110可具有高的本质应力(intrinsic stress)。例如，如果电路组件150要为P型信道晶体管，则层108可呈现高本质压缩应力以便在信道区107中提供各别压缩应变，其中，就硅基半导体层102的标准结晶组构而言，信道区107的各别单轴压缩应变分量可在其中提供增加的电洞移动率。同样，另外或替换地，可提供其它的应变引发源(例如，侧壁间隔件结构105)给其它的应变引发源，例如蚀刻中止层108。

可根据以下的制程形成如图1a所示的半导体器件100。在提供已有含硅半导体层102形成于其上的基板101后，基于适当的隔离结构(未图标)，结合在各别区形成各自的掺杂物分布，可基于公认有效之技术来完成用于界定电路组件(例如，组件150)之各别作用区的适当制程。之后，可基于公认有效之制程技术来形成闸极电极103与闸极绝缘层104，该等制程技术包含先进的氧化及/或沉积制程以及各别图样化顺序以形成如图标之闸极电极103与闸极绝缘层104。接下来，基于侧壁间隔件结构105，藉由用以加上想要的掺杂物分布供界定区域106用的离子植入法或其它方法，可界定漏极和源极区106。应了解，取决于器件要求，可进行其它的中间制程步骤以例如在漏极和源极区106及/或信道区107中或下面提供带应变的半导体材料。例如，就P型信道晶体管而言，经常基于公认有效之选择性磊晶成长技术，在漏极和源极区106中可加上带应变的埋置的硅/锗材料以便在信道区107中提供各自的应变。

在完成漏极和源极区106(可包含各自的退火制程)后，可形成各自的金属硅化物，然而它有减少的厚度，这在描述图2a至图2d时会有更详细的说明。在其它的示范具体实施例中，如图1a所示，例如，基于用以形成至少一个蚀刻中止层108的电浆增强式化学气相沉积(PECVD)，可形成介电层109，其中，如先前所述，基于适当地调整各别制程参数，可提供有想要程度的本质应力。接下来，例如，取决于器件要求及制程要求，基于任何适当技术(例如，高密度电浆化学气相沉积、次大气压(sub-atmospheric)式化学气相沉积、电浆增强式化学气相沉积等)，可形成层110。接下来，基于公认有效之微影技术，可形成开孔109A，其中蚀刻中止层108可用来控制对应的非等向性蚀刻制程(anisotropic etch process)。该等开孔109A在后续制程顺序中可用作硅化屏蔽，其中在各自与开孔109A对齐的接触区中形成各别局部增加或累积的金属硅化物部分。因此，在有些示范具体实施例中，除了增加与扩散有关的尺寸以外，可选定开孔109A的位置与大小以便得到空间上受限于实质上与各别开孔109A对应的面积而各别有尺寸的累积之金属硅化物部分。在其它的示范具体实施例中，开孔109A可同时为用于在其中形成接触组件的各别开孔藉此累积金属硅化物部分在电路组件150的对应个数可对应至仍待形成的各别接触组件或孔栓。

图1b示意地图标处于又下一个制造阶段的半导体器件100。在此，提供深度增加的各别开孔109A以便向下延伸到各别含硅半导体区，亦即，在图标具体实施例中，是延伸到闸极电极103和漏极和源极区106，藉此分别暴露在漏极和源极区106和在闸极103中各别的接触区106C与103C。此外，半导体器件100经受用于制备暴露接触区106C、103C以便在其上接受耐火金属的处理111，其中该处理111可为任何合适的清洗制程，例如溅镀蚀刻制程(sputter etch process)、湿式化学制程(wetchemical process)、电浆蚀刻制程(plasma etch process)或彼等之任何组合。例如，基于溅镀沉积制程，可在暴露接触区106C、103C上沉积耐火金属，其中沉积制程的初始阶段可用来适当地移除在前面用于蚀刻蚀刻中止层108的制程顺序中已产生的污染物质。接下来，可进行合适的沉积制程，以基于可在接触区106C、103C中形成各别金属硅化物的制程来提供适当的耐火金属。

图1c示意地图标处于又下一个制造阶段的半导体器件100。如图标，各别开孔109A可填满适当的耐火金属(refractory metal)l12，例如镍、钴、钛、钨、铂及其类似物、或彼等的任何组合。在图标具体实施例中，可提供耐火金属112藉此实质上完全填满各别开孔109A，从而也在介电层109表面上形成各别层112A。在其它的示范具体实施例中，可提供材料112以便只有部分充填各别开孔109A，然而，其中在各别开孔109A中可提供至少最低量的材料112以便形成有适当尺寸的金属硅化物区113，彼等实质上与各别开孔109A对齐，而且此时可界定各别接触区106C与103C(图1b)。取决于材料特性以及用于考虑到之材料112的各别沉积程序的可用性，基于任何公认有效之技术，例如溅镀沉积、化学气相沉积(CVD)等，可实现耐火金属112在各别开孔109A中的填入。例如，用于上述耐火金属的各种溅镀沉积技术在本技艺是公认有效的而且可用来在开孔109A内形成材料112。

之后，可进行退火制程114以起动耐火金属112与内含于接触区106C、103C的硅的化学反应。可基于温度与持续时间来控制退火制程114以便决定各别金属硅化物部分113的最终得到的尺寸。亦即，取决于材料特性，对于指定的制程温度可决定硅转变成各别金属硅化物的转变速率(conversion rate)，藉此，然后基于制程114的持续时间，可控制部分113的大小。例如，用于多个制程温度的各别转变速率对于上述耐火金属是公认有效的。在其它的情形下，基于试验测量值等，可轻易得到各别资料。因此，在退火制程114期间，可形成有适当大小的累积(亦即，空间局部化)金属硅化物区113以便基于器件要求，提供想要的接触特性同时仍限制金属硅化物在漏极和源极区106与栅极电极103内的总量至想要的低水准(low fraction)。

在退火制程114后，基于选择性蚀刻制程(这也是本技艺公认有效的习知硅化方案)，可移除材料112的未反应部分(non-reacted portion)。在移除多余材料后，如有必要，可继续退火制程114以便根据器件要求来调整金属硅化物部分113的材料特性。例如，退火顺序114可包括任何用于热稳定化金属硅化物113的适当制程及/或例如藉由形成二硅化物(disilicide)及其类似物可调整金属硅化物113的最终想要组构。不过，应了解，在其它的示范具体实施例中，可将制程114组构成为单一步骤的退火制程用来提供想要的金属硅化物组构以及用来调整它的热稳定性(thermal stability)。

在其它的示范具体实施例中，基于任何合适的制程，可保留开孔109A内的材料112，同时可移除层112A，例如化学机械研磨(CMP)及其类似者，如果材料是用作各别待形成之接触组件或孔栓的导电材料以便使电路组件150与待形成于介电层109上方的配线结构连接。在有些示范具体实施例中，在沉积耐火金属112之前，可在开孔109A的侧壁加上阻障层(未图标)以便在用作各别接触组件的导电材料时防止层109的电介质材料与耐火金属112发生不恰当的相互作用。为此目的，在处理111(图1b)之前，例如基于溅镀沉积，可形成适当的导电阻障层，其中基于制程111可移除在开孔109A底部的各别部分，例如藉由再溅镀该材料以暴露各别接触区106C、103C。之后，如以前所描述的，可沉积耐火金属112而且可如上述继续其它的加工。以此方式，可在各别含硅区106、103中提供稳定且高度导电的硅化物113，同时耐火金属112可提供想要的接触组件。

图1d系根据如图1c所示之制造阶段示意地图标半导体器件100的上视图，其中，如果仍以接触组件的形式提供，为了方便，未图标介电层109与耐火金属112。因此，取决于呈图案化介电层109之形式的“硅化屏蔽”，可在闸极103与漏极和源极区106内的各别位置中，提供各别累积金属硅化物部分113。由图1d清楚可见，可配置数量增加的金属硅化物，例如部分113，以便与各别接触组件对齐，从而提供低接触电阻，而可显著减少金属硅化物的总量(然而习知策略会形成于遍及漏极和源极区106与闸极103的整个表面部分)，藉此也可减少金属硅化物对于其它器件特性的影响，例如信道区107中的应变。

图1e系根据示范具体实施例示意地图标处于又下一个制造阶段的半导体器件100，其中耐火金属112已被移除且换成不同类型的导电材料以便按需要形成各别接触组件115或接触孔栓。为此目的，可应用任何公认有效的制程技术，如有必要，这可包含形成导电阻障层(未图标)，以及随后沉积任何合适的导电材料，例如钨、铜、铜合金、铝及其类似物。之后，藉由形成一个或更多用以连接至各别接触组件115的金属化层，可继续其它的加工。

结果，电路组件150藉由局部金属硅化物部分113之方式来提供低接触电阻，其中甚至可降到比习知策略低的接触电阻，因为与习知设计相比，各别金属硅化物部分113可更深地延伸进入含硅区106、103，因为与提供于习知器件的实质上连续金属硅化物层相比，因为是以高度局部的方式配置各别金属硅化物部分，所以可显著减少各别PN接面在区域106中不足的风险。

请参考图2a至图2c，此时描述其它的示范具体实施例，其中在如上述形成各别局部累积金属硅化物部分之前，可形成实质上连续层的金属硅化物。不过，与习知设计相反，该实质上连续金属硅化物被提供明显减少的厚度以便根据器件要求来调整金属硅化物的总量，如上述。

图2a示意地图标包含电路组件250的半导体器件200，它的组构大体与先前关于半导体器件100及电路组件150所描述的组构相同。结果，电路组件250的各别组件都用相同的组件符号表示，除了第一个数字为“2”而不是“1”以外。因此，为了方便，不再详述该等组件。

与器件100相反，在此制造阶段中，器件200可包括横向实质上连续金属硅化物层220，层220可形成于各别含硅区206、203(它可为各别的漏极和源极区与闸极电极)的上半部，如先前在说明器件100时所述。应了解，横向实质上连续金属硅化物层为至少在器件宽度方向(亦即，与图2a图面垂直的方向)延伸越过整个区域206的金属硅化物层，而在场效晶体管的漏极和源极区与栅极电极中包含各自金属硅化物区的习知先进半导体器件通常就是这样。不过，与习知策略相比，金属硅化物层220可选定显著减少的厚度(以220T表示)，其中金属硅化物层220可为用于界定指定基底导电率的基底金属硅化物。如以上所解释的，由于随后可藉由各别累积或局部金属硅化物部分来界定实际的接触电阻，与习知设计相比，可显著减少金属硅化物在层220中的总量，因而结果也减少对于其它器件特性的影响，例如于信道区207中的应变等。例如，在先进的应用中，对于有闸极长度(亦即，图2a中闸极电极203的水平延伸)约50奈米及以下的晶体管组件，基底金属硅化物220的减少之厚度220T可在约1至10奈米的范围内。此外，在此制造阶段中，器件200可包括其中已形成各别开孔209A的介电层209，如先前所述，各别开孔209A可为各别接触开孔，或可决定在含硅区206、203内待藉由提供数量增加之金属硅化物于其中来形成各别接触区的各别部分。

关于图2a中所示用于形成器件200的制造顺序，可使用的制程大体与先前在解释器件100时的相同。不过，与器件100相反，在基于经适当调整过的硅化技术来形成介电层209之前，可形成基底金属硅化物层220以便形成有想要厚度220T的材料220。为此目的，在提供漏极区与源极区206(如有必要，可包含各别应变引发源)之后，可沉积及处理耐火金属，例如钴、镍、铂、钛以及彼等之组合，以起动与底下硅基材料的化学反应以形成层220。为此目的，可适当控制各别退火制程的温度及/或持续时间及/或经初始沉积之耐火金属的层厚以得到想要的目标厚度220T。基于器件要求，例如区域206、203表面部分的最低必要导电率增加量及其类似者，可选定目标厚度200T。在有些示范具体实施例中，与仍基于开孔209A形成的金属硅化物相比，层220的金属硅化物可有不同的特性。亦即，在有些示范具体实施例中，基于特性，例如界面均匀度、热稳定性等，除了提供想要的基底导电率以外，还可选定层220的材料特性。例如，层220可由硅化钴制成，它可与区域206、203的剩余含硅材料形成实质上明确的界定，从而最小化任何形成在漏极和源极区206中之PN接面不足的风险。就此情形而言，若需要，可形成与信道区207有减少之偏移的各别层220，而实质上不会危及PN接面整体性。另一方面，基于提供增加之导电率的金属硅化物(例如，硅化镍)，仍可在由开孔209A界定的各别接触区中形成待形成之各别累积金属硅化物部分，其中各别界面增加的不一致性会比较不要紧。

因此，在形成有想要的组合物及厚度的金属硅化物层220后，可以先前在说明器件100时所解释的方式形成介电层209。此外，在此制造阶段中，器件200可经受处理214，可将它设计成可制备各别接触区206C、203C的暴露表面部分用来接受耐火金属以便进一步产生金属硅化物。在一个示范具体实施例中，处理214可设计成可移除层220之暴露金属硅化物的实质部分，其中，在一个具体实施例中，可进行材料移除藉此暴露出含硅区206。以此方式，可大幅减少先前形成之金属硅化物220对于在后续用于形成附加金属硅化物部分之制程顺序期间的影响。

图2b示意地图标处于已完成处理214以便大体完全暴露接触区206C、203C之制造阶段的半导体器件200。此外，如先前所解释的，处理214可包括用于制备接触区206C、203C之暴露表面供接受可转变成适当金属硅化物之耐火金属的任何适当制程。

图2c示意地图标处于又下一个制造阶段的器件200，其中各别开孔209A系填满(至少一部分)适当的耐火金属212，例如上述方法中之一个，其中如先前所述，耐火金属212可与用于形成金属硅化物层220的金属不同。例如，材料212可包含镍、铂及其类似物，它可提供高度导电金属硅化物。此外，在此制造阶段中，器件200可经受退火制程214用来起动耐火金属212与内含于区域203、206的硅之间的化学反应。在一个示范具体实施例中，可把退火顺序214组构成藉此可另外提供有必要组构的金属硅化物220，同时形成各别部分213。例如，在有些示范具体实施例中，金属硅化物220的热稳定化与转变可能还没进行就基于退火制程214完成，其中也可形成金属硅化物213。在其它的示范具体实施例中，金属硅化物220可由对于在用退火制程214形成部分213时使用之温度有高热稳定性的金属硅化物形成。例如，硅化钴对于达500至600℃甚至更高的温度可有中高稳定性，然而以明显较低的温度可有效形成硅化镍，例如200至500℃。结果，可以高度局部化的方式形成金属硅化物213同时仍可保持或得到金属硅化物层220的想要特性。至于累积金属硅化物部分213的大小(会在含硅区206、203中大体界定各别接触区)，可用先前说明部分113时所使用的相同准则。此外，如先前所述，如果认为耐火金属212也适合作为各别接触组件的导电材料，则可由介电层209的表面部分移除掉多余的材料以便形成各别接触组件。在其它具体实施例中，如前述，基于公认有效有制程，相对于层209的电介质材料以及相对于金属硅化物材料220、213，可选择性移除材料212。之后，如有必要，如先前所述，可进行另一步骤的退火顺序214。然后，如先前所述，可继续其它的加工，例如在各别开孔209A中填入适当的导电材料以提供各别接触组件或孔栓用来使区域206、203与任何仍待形成的金属化结构电气连接。

结果，上述与器件200有关的具体实施例提供一种增强技术，其中可实现有高度导电率的各别含硅区，同时仍然可以局部化的方式提供高度导电金属硅化物，藉此使各别接触电阻保持于低位准，同时仍可大幅减少金属硅化物的总量。因此，如以上所解释的，可显著减少金属硅化物在电路组件250中产生的应变以便增加器件效能。

请参考图3a至图3d与图4a至图4e，此时描述其它的示范具体实施例，其中对于不同的电路组件可以高度选择性的方式可实现金属硅化物的减少。亦即，可一起形成需要大幅减少金属硅化物的电路组件和需要中高数量之金属硅化物的电路组件。

图3a示意地图标包含第一电路组件350与第二电路组件350A的半导体器件300，其中第一电路组件350是要接受数量比第二电路组件350A减少的金属硅化物。可在已有适当半导体层302(它可包括某一数量的硅)形成于其上的适当基板301上方形成各别电路组件350、350A。关于基板301与半导体层302，可用先前说明相关器件100、200时所使用的相同准则。此外，电路组件350、350A可包括在先前说明电路组件150、250时所提及的各别组件，因此，为了方便，不再详述各别组件。不过，应了解，取决于器件要求，该等各别组件(例如，各别漏极和源极区306可具有不同的特性，例如内含掺杂物种的类型、大小及其类似者。例如，电路组件350、350A可为不同类型的晶体管组件，例如P型信道晶体管与N型信道晶体管，它可能需要配合不同总量的金属硅化物以便增强它的器件效能。在其它的情形下，电路组件350、350A可为芯片区(例如，内存区)中的不同组件区，其中应力减少可供增加可靠性，同时电路组件350A可为应力较少的关键区，或其中由金属硅化物产生的各别增加应力有利于用来增加它的组件效能。因此，在一个示范具体实施例中，电路组件350、350A可为各别场效晶体管，其中，在晶体管350的信道区307中，与晶体管350A的信道区307相比，减少于应变性能的影响是合乎需要的。此外，在此制造阶段中，可在晶体管组件350、350A上形成耐火金属(例如，钴、镍、铂、彼等的组合等)的层321。此外，可形成屏蔽322(例如，阻剂屏蔽及其类似物)以暴露晶体管350同时覆盖晶体管350A。

用于形成如图3a所示之半导体器件300的典型制造流程可包括大体与先前在说明器件100及200时提及之制程相同的制程。因此，可基于公认有效的技术来形成各别组件303、304、306及305。之后，基于任何合适的技术，可沉积耐火金属321，同时，基于公认有效的微影技术，可形成屏蔽322。例如，如果电路组件350、350A为不同导电型的晶体管，基于各别微影光罩可建立屏蔽322，该等微影光罩也可用来使适当的掺杂物种加入各别漏极和源极区306。如果需要另一空间组构用来提供有高度局部化部分的金属硅化物，基于已予适当设计的光罩或任何其它用于覆盖电路组件350A的微影技术，可形成屏蔽322。之后，器件300可经受制程323用来调整要在不同电路组件350、350A中形成之金属硅化物的数量。在一个示范具体实施例中，处理323可包含蚀刻制程用来由层321的暴露部分移除掉材料，藉此使得可用于后续化学反应之耐火金属的数量减少。在其它的示范具体实施例中，处理323可包含附加的沉积制程用来增加在电路组件350上方的层厚度，同时在屏蔽322上可沉积各别材料于与电路组件350A对应的区域，然后各别材料可与屏蔽322一起移除。在其它的示范具体实施例中，处理323可包含在基于雷射或基于闪电(flash-based)的退火制程期间选择性改变用于耐火金属321与底下硅之间之后续化学反应的光学特性。例如，各别层可沉积于材料321的暴露部分上方，彼等可具有反射或吸收特性，这取决于在后续基于闪电或基于雷射的退火制程中是否要增加或减少要在电路组件350内产生的退火温度。应了解，在其它的示范具体实施例中，在电路组件350、350A两者上方可沉积各别层而且随后基于屏蔽322来选择性地移除各别层。

图3b示意地图标处于又下一个制造阶段的器件300，其中系移除在晶体管350上方的部分耐火金属层321，以及其中可进行已予适当设计的退火制程324以便使层321的耐火金属转变成各别金属硅化物，如先前所述。在图标于图3b的实施例中，可选定退火制程324的各别温度及持续时间藉此可消耗掉器件350A中大体整个的耐火金属，同时各别硅化制程可导致电路组件350中的金属硅化物数量大幅减少。如先前所述，在其它的示范具体实施例中，可应用其它的控制机构以在电路组件350、350A中提供不同数量的金属硅化物。

图3c示意地图标处于又下一个制造阶段的半导体器件300，其中系于电路组件350中形成具有减少之厚度320T的个别金属硅化物区320，也如先前在说明器件250时所描述的，同时可在电路组件350A中提供各别数量增加的金属硅化物(如320A所示)。例如，如果电路组件350A为N型信道晶体管且提供金属硅化物320A成为有拉伸应力的硅化钴或硅化镍，则可选定层320A的各别厚度以便得到高导电率与高拉伸应力，同时可确保各别漏极和源极区306仍有高度的整体性。另一方面，基于考虑到各别金属硅化物之影响减少的器件要求，可选定电路组件350中的厚度320T，其中应了解，在认为适当的时候，也可选定大体为零的厚度320T。亦即，在以上图解说明的顺序中，在退火制程324之前，可实质上完全移除金属层321的各别暴露部分。

之后，可继续进行基于以上在说明器件100与200时所描述的制程。亦即，可形成及图样化各别介电层以便得到有适当位置的开孔(例如，用于待形成之接触组件的开孔)，其中接着可进行对应的第二硅化制程，它可导致器件350中的金属硅化物部分显著增加，同时由于各别含硅区中有不同的扩散行为，而可显著减少各别硅化制程的影响。例如，在各别制程顺序期间，各别含硅区306可暴露于器件350，如图2b例子所示，同时在电路组件350A中有厚度增加的材料320A可防止各别含硅部分的暴露。因此，在起动各别硅化制程后，扩散行为可能不相同，藉此有可能导致晶体管350的硅化速率增加。

图3d示意地图标处于又下一个制造阶段的半导体器件300，其中系于电路组件350中提供各别累积或局部形成的金属硅化物部分313，藉此得到低接触电阻同时减少金属硅化物的总量。在电路组件350A中，也可形成各别部分313A，由于硅化制程期间有不同的开始条件，因此可能会有显著减少的尺寸，藉此甚至进一步减少接触电阻，同时也提供高数量的金属硅化物。此外，可形成各别接触组件315以便与部分313对齐，其中该等接触组件315可包括用来形成部分313的耐火金属或可包括其它材料，如先前所解释的。

图4a的剖面图系示意地图标包含第一电路组件450与第二电路组件450A的半导体器件400。关于电路组件450、450A的组件，可用先前说明器件300时所使用的相同准则。结果，各别组件是用相同的组件符号表示，除了第一个数字为“4”而不是“3”以外，而且各别组件不再加以描述。应了解，在图4a中，器件450A可包括有根据器件要求而增加之厚度的金属硅化物420A，同时器件450可具有厚度显著减少的金属硅化物或可缺乏任何金属硅化物，其取决于器件策略。此外，在此制造阶段中，器件400可包括含有例如蚀刻中止层408及电介质材料410的介电层409，其中充填材料(例如，聚合物材料及其类似物)可填入各别开孔，彼之热特性系适合忍受用来起动化学反应以在电路组件450中形成金属硅化物的后续退火制程。例如，可固化聚合物材料可作为充填材料430，它可加热至大约450℃而不会损失机械完整性。此外，可形成适当的屏蔽431以暴露在电路组件450上方的器件区，同时覆盖在电路组件450A上方的区域。

如先前在说明器件100、200及300时所述，基于适当的制程技术，可形成如图4a所示的半导体器件400。然后，在基于公认有效的技术图样化介电层409后，基于任何合适的沉积技术，例如，旋涂法(spin-onmethod)、CVD等，可沉积充填材料430。之后，在有些示范具体实施例中，如有必要，可做平坦化(planarization)，而在其它的示范具体实施例中，沉积可提供充分平坦的表面以便形成屏蔽431而不需另一平坦化制程。接下来，基于屏蔽431，可进行选择性蚀刻制程432以便从第一电路组件450移除充填材料430。之后，可移除屏蔽431并且可藉由沉积耐火金属以及起动化学反应而继续其它加工以便形成各别累积金属硅化物部分，如先前在说明器件100、200及200时所解释的。因此，只在第一电路组件450中形成各别金属硅化物部分，同时用充填材料430可靠地覆盖着电路组件450A。在其它的示范具体实施例中，在沉积对应的耐火金属后以及在进行任何退火循环以起动硅化制程之前，可移除电路组件450A的充填材料430。就此情形而言，充填材料430不必为有高热稳定性的材料，因此可使用任何适当的材料，例如光阻剂等。就此情形而言，可图样化充填材料430而不提供屏蔽431。

图4b示意地图标处于又下一个制造阶段的半导体器件400。因此，在第一电路组件450的漏极和源极区与闸极电极406、403中形成各别局部金属硅化物部分413作为各别接触区，同时第二电路组件450A的各别金属硅化物区420A大体不会被前面用于形成部分413的硅化制程所影响。此外，提供各别接触组件415以便连接至各别金属硅化物区403、420A。结果，器件400可具有其中金属硅化物数量减少的电路组件450，同时仍可提供低接触电阻，其中器件450A可具有想要的高数量金属硅化物420A，其中用于形成金属硅化物413、420A的制造顺序可大体相互去耦合(decouple)。亦即，如有必要，与用于形成材料420A的硅化制程相比，可基于不同的材料来形成用于形成部分413的硅化制程，藉此甚至可进一步增加对于半导体器件400可个别调整不同区域之器件特性的弹性程度。也应了解，藉由另外提供基底金属硅化物，可以任何合适的方式来调整金属硅化物在器件450A中的总量，例如在说明器件200与300时所描述的。

结果，揭示于本文之专利标的提供一种用于以高度局部化的方式、以累积金属硅化物部分的形式形成金属硅化物的技术，该等累积金属硅化物部分可高度精密地与各别接触组件实质上对齐，藉此在需要低接触电阻的含硅区中提供金属硅化物，同时在其它横向相邻的区域中可提供数量大幅减少的金属硅化物。以此方式，可基于器件要求来调整金属硅化物对于其它器件特性的影响。在数个示范具体实施例中，调整金属硅化物在各别含硅半导体区中的总量可基于各别信道区的应变特性，其中可减少金属硅化物的数量，至少是金属硅化物的对应应力对于各别信道区的整体应变特性会有负面影响的电路组件。结果，在此情形下，可使通常用于精密场效晶体管的应变引发机构的效率增加，同时仍可保持低接触电阻。此外，当以有选择性的方式应用硅化机制时，金属硅化物可被认为是有效的附加应变引发源，可应用它以便增强整个晶体管的效能。例如，在各别信道区中需要高度压缩应变的各别场效晶体管中可提供数量明显减少的拉伸金属硅化物，同时在电路组件中可保持数量增加的金属硅化物，其中该金属硅化物的拉伸应力对于彼等的效能特性有正面影响。此外，在形成金属硅化物方面，可提高弹性，因为在两个硅化制程时可有效地组合不同的材料，亦即，组合在形成电介质盖层之前的硅化制程以及基于图案化之介电层的硅化制程。

以上所揭示的特定具体实施例均仅供图解说明，因为熟谙此艺者在受益于本文的教导后显然可以不同但均等的方式来修改及实施本发明。例如，可用不同的顺序完成以上所提出的制程步骤。此外，除非在以下申请专利范围有提及，否则本发明不受限于本文所示之构造或设计的细节。因此，显然可改变或修改以上所揭示的特定具体实施例而所有此类改变都被认为仍然是在本发明的范畴与精神内。因此，本文提出以下的申请专利范围寻求保护。