提高标准单元库性能的测量装置

摘要

本文披露了一种测量装置，当在不同的测试元件组(TEGs)中使用环形振荡器来检验标准单元库的性能时，该测量装置用来提高标准单元库中的标准单元的性能。使用一种内置电路通过TEG来测量并检验标准单元库的性能。因此，可以有效地提高标准单元库中的标准单元的性能。特别地，不仅可以消除测量者的人为误差或设备自身的误差，而且还可以更方便地，更快速地和更精确地执行测量。此外，可以节约测量过程中所需的高性能设备或人力和时间。

说明书

本申请要求于2007年6月26日提交的第P2007-0062702号韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及通过测试元件组(test element group，TEG)来检验标准单元库的性能，更特别地，涉及一种测量装置，当在不同的TEG中使用环形振荡器来检验标准单元库的性能时该测量装置用来提高标准单元库中的标准单元的性能。

背景技术

图1是示出了传统环形振荡器的结构的框图。

通常，环形振荡器由多个延时链(delay chains)102到103组成。如图1中所示，一个延时链102具有与非门101和一连串反相器IV-1到IV-N。也就是说，延时链102包括与非门101，第一个反相器IV-1和第二个反相器IV-2，其中第一个反相器IV-1具有与与非门101的输出相连的输入，而第二个反相器IV-2具有与第一个反相器IV-1的输出相连的输入。以这种方式，反相器IV-1到IV-N被顺序相连直到第N个反相器IV-N，从而构成链状结构。

第N个反相器IV-N的输出被输出到外部的同时被反馈给与非门101的输入。

此外，设置了延时链103，其为任意标准单元类型。

具有上述结构的环形振荡器输出脉冲104A和104B，每个输出脉冲均具有一定的周期。

每个输出脉冲104A或104B均具有一个宽度，该宽度对应于标准单元的总传输时延，其中标准单元构成环形振荡器中的延时链102到103。

通过使用示波器来测量每个脉冲104A或104B的宽度并将所测得的宽度乘上SPICE中的低到高时延比率以获得每个组成环形振荡器的标准单元的低到高时延。

图2是示出了传统数字处理监控电路的结构的框图。

参考图2，传统数字处理监控电路包括环形振荡器201，异步脉动计数器202，本地计数器203以及寄存器接口和控制单元205。

寄存器接口和控制单元205接收外部时钟信号CLK，启动指令DPM_START和测试循环周期DPM_COUNT_DOWN并输出测试结束信号DPM_DONE和由异步脉动计数器202产生的计数值DPM_COUNT。

一旦接收到启动指令DPM_START，寄存器接口和控制单元205就会输出一个使能信号ENABLE给环形振荡器201以便启动环形振荡器201工作。

一旦收到使能信号ENABLE，环形振荡器201就会产生时钟脉冲RING_OSC_CLK 204并传输给异步脉动计数器202和寄存器接口和控制单元205。

异步脉动计数器202响应于时钟脉冲RING_OSC_CLK 204进行递减计数。

当启动指令DPM_START施加于寄存器接口和控制单元205时，本地计数器203接收来自寄存器接口和控制单元205的测试循环周期DPM_COUNT_DOWN。在收到测试循环周期DPM_COUNT_DOWN后，本地计数器203以2^{DPM_COUNT_DOWN}为单位递减计数。

当本地计数器203的值到达0时，本地计数器203传输测试结束信号DPM_DONE给寄存器接口和控制单元205。一旦收到测试结束信号DPM_DONE，寄存器接口和控制单元205停止整个电路操作。这时，异步脉动计数器202产生计数值DPM_COUNT并将其传输给寄存器接口和控制单元205。

然后，寄存器接口和控制单元205输出从异步脉动计数器202传输的计数值DPM_COUNT。

最后，使用来自寄存器接口和控制单元205的复位信号RESET对异步脉动计数器202进行初始化。这时，来自寄存器接口和控制单元205的同步停止信号SYNC_STOP使环形振荡器201停止。

使用寄存器接口和控制单元205输出的计数值DPM_COUNT测量来自环形振荡器201的时钟脉冲204的周期。

图3是示出了用于测量环形振荡器速度的传统装置的结构的框图。

参考图3，传统环形振荡器速度测量装置包括环形振荡器316，环形计数器307，使能控制器EN 308，系统计数器311和计数检测器COUNT DET 312。

环形振荡器316包括与门302和多个串联连接的反相器303到305。最后一个反相器305的输出正反馈给与门302。

环形振荡器316产生时钟脉冲RING CLK 306并将其输出给环形计数器307。根据从与门302到最后一个反相器305的传输时延来确定时钟脉冲RING CLK 306的周期。结果，时钟脉冲RING CLK306的周期与使用的反相器的数量成反比。

时钟脉冲RING CLK 306在工艺、温度或电压变化的影响下可具有最大或最小的频率。

时钟脉冲RING CLK 306输入给环形计数器307。

环形计数器307是执行递减计数的递减计数器。该环形计数器307在输入的时钟脉冲RING CLK 306的每个周期递减第一预设值。

环形振荡器316的与门302与环形振荡器316的开启相关。也就是说，当与门302的输出为“1”时，环形振荡器316不断产生时钟脉冲306。换句话说，环形振荡器316提供上升沿脉冲使得环形计数器307递减计数。

当时钟脉冲RING CLK 306为“1”，使能控制器EN 308的输出为“1”以及禁止移位值(disable shift value)DISABLE-SHIFT为“1”时，与门302输出“1”。

禁止移位值DISABLE-SHIFT是从测试器件输入的值，其在图3的装置测量环形振荡器316的速度时起到阻止用于测试的测试矢量或逻辑值的作用。同样，在移位结束到使能控制器EN 308的输出变为“1”的期间，禁止移位值DISABLE-SHIFT起到停止递减计数的作用。

使能控制器EN 308提供使能信号ENABLE给系统计数器311。同样，该使能信号ENABLE控制系统计数器311的开启并与上述禁止移位值DISABLE-SHIFT一起控制环形振荡器316的开启。

当来自使能控制器EN 308的使能信号ENABLE为“0”时，环形振荡器316的振荡与系统计数器311的工作停止。

使能控制器EN 308由一个D触发器组成。

使能控制器EN 308接收计数检测器COUNT DET 312的输出并与系统时钟脉冲SYS CLK 310同步输出使能信号ENABLE给与门302和系统计数器311。

响应于来自使能控制器EN 308的使能信号ENABLE来启用系统计数器311以在系统时钟脉冲SYS CLK 310的每个周期与系统时钟脉冲SYS CLK 310同步地递减第二预设值。

系统计数器311输出递减的第二预设值给计数检测器COUNTDET 312。

计数检测器COUNT DET 312检测由系统计数器311输入的第二预设值。

具体地，计数检测器COUNT DET 312检测由系统计数器311输入的第二预设值为“0”或“1”的时间，并输出“0”作为检测结果给使能控制器EN 308。

一旦收到来自计数检测器COUNT DET 312的“0”，使能控制器EN 308输出使能信号ENABLE“0”给与门302和系统计数器311以停止环形振荡器316的振荡以及系统计数器311的工作。

如上所述，当环形振荡器316被停止时，环形计数器307输出通过周期性递减第一预设值而获得的计数值315。计数值315、第二预设值和系统时钟脉冲SYS CLK 310的周期被用作环形振荡器316速度测量的因子。

在上述的传统测量装置中，为了计算标准单元的传输时延，必需测量由环形振荡器输出的时钟脉冲的宽度。这意味着必须在示波器或晶圆载物台(wafer stage)上进行测量。为此，需要高性能的设备和大量人力以及时间。

此外，测量由环形振荡器输出的时钟脉冲的宽度的过程可能遭受到测量者的人为误差或设备自身的误差，从而造成很难进行精确测量。

图4是示出了使用传统测量装置计算标准单元的传输时延的测量误差的示意图。在本附图中，SYS CLK表示系统时钟脉冲，EN表示用于环形振荡器的开/关控制的使能信号，RING CLK表示来自环形振荡器的输出脉冲，Counter′表示来自环形计数器具有误差的输出计数值，以及Counter″表示参考计数值。

在图4中，由于第二使能信号的施加时间与环形振荡器的振荡周期不具有相同的比率，即使在相同使能信号的施加时间也可能会发生与环形振荡器的一个振荡周期相对应的测量误差。

此外，很难获得传统环形振荡器性能的测量结果的标准偏差和平均数以及与平均数相关的Δ(delta)值。

此外，传统测量装置需要一个分离的寄存器组(separate registerbank)或多个触发器以设置多个环形振荡器的工作时间并设置用于性能测量的计数器的初始值，从而增加了整个芯片的尺寸。

发明内容

因此，本发明提出了一种用于提高标准单元库性能的测量装置，其充分避免了由相关技术的局限性和缺陷所造成的一个或多个问题。

本发明的一个目的是为了提供一种测量装置，其在通过测试元件组(TEG)来测量和检验标准单元库的性能过程中使用内置电路来有效地提高标准单元库中的标准单元的性能。

本发明的另一个目的是为了提供一种通过内置电路实现的装置，该内置电路用于标准单元库性能的测量，从而不仅可以消除测量者的人为误差或设备自身的误差，而且可以更方便地，更快速地且更精确地实施测量。

本发明的另一目的是为了提供一种装置，其用于节约测量过程中所需的高性能设备或人力和时间。

本发明的其他优点、目的、和特征将部分地在以下的说明书中进行阐述，并且对于本领域的技术人员来说，在检查以下说明书的基础上而部分地变得显而易见或通过实施本发明而了解。通过在所述说明书及其权利要求以及附图中所特别指出的结构来实现和获得本发明的这些目的和其他优点。

为了实现这些目的和其他优点以及根据本发明的用途，如在本文中实现和广义描述的，一种用于提高标准单元库性能的测量装置包括：多个环形振荡器块(block)，其用于输出测量结果值并响应于外部输入的使能信号而被开启；解码器，其用于选择性地输出来自环形振荡器块的一个或多个测量结果值；以及统计辅助器(statistics assistor)，其用于在预定周期接收来自解码器的输出值并输出所接收值的最大值、最小值和平均值。

测量装置还可包括诊断单元，其用于使用由统计辅助器输出的值来计算统计辅助器接收到的值与平均值之间的标准偏差和Δ值，计算每个环形振荡器块中的每个单位单元(unit cell)的传输时延，并确定在标准单元库中是否出现异常。

当标准偏差大于预定的参考值时，诊断单元可基于由统计辅助器分流(bypassed by)的计数值来确定在标准单元库中是否出现异常

每个环形振荡器块可包括：使能稳定单元，其用于将使能信号的周期重新调节为系统时钟脉冲的周期并输出所产生的使能信号；环形振荡器，其基于由使能稳定单元输出的使能信号值产生具有一定周期的脉冲；到达时间记录单元(clock on unit)，其基于由使能稳定单元输出的使能信号值来选择性地输出系统时钟脉冲；上升计数器，在由环形振荡器产生的脉冲的上升沿和下降沿中的任一处工作；下降计数器，在由环形振荡器产生的脉冲的上升沿和下降沿中的任一处工作；REF计数器，其用于接收由到达时间记录单元输出的系统时钟脉冲，该REF计数器在接收到的系统时钟脉冲的上升沿工作；以及捕获数据存储单元，在基于使能信号值停止环形振荡器时，该捕获数据存储单元接收来自上升计数器，下降计数器和REF计数器的输出值并存储或输出所接收到的值作为最终值。

环形振荡器可包括与非门和多个串联连接的单位单元，而由环形振荡器产生的脉冲可被反馈给该与非门。

REF计数器可递增计数或递减计数以测量使能信号施加于环形振荡器的时间。

每个上升计数器和下降计数器均可递增计数或递减计数以测量由环形振荡器产生的脉冲的周期或半周期。

使能稳定单元可使输出的使能信号值与系统时钟脉冲同步以使由到达时间记录单元输出的系统时钟脉冲的宽度不小于REF计数器可识别的最小脉冲宽度。

当测量由环形振荡器产生的脉冲的周期时，下降计数器可在所产生的脉冲的上升沿或下降沿处递增计数或递减计数以减小测量误差。

统计辅助器可在特定周期里忽略来自解码器的输出值，然后在预定的周期里接收来自解码器的输出值。该统计辅助器可包括：总计单元，其用于获得在预定的周期里接收到的值的总和；以及最小/最大值存储单元，其用于分别存储所接收到的值的最小值和最大值。

测量装置可内置于电路板或测试板中。

应该理解，本发明的前述的一般描述以及后面的详细描述是示例性和说明性的，并且旨在提供对所要求保护的本发明的进一步的解释。

附图说明

所包括的附图用于提供对本发明的进一步理解，以及结合并构成本申请的一部分，附图示出本发明的一个实施例(多个实施例)并与说明书一起用于解释本发明的原理。在附图中：

图1是示出了传统环形振荡器的结构的框图；

图2是示出了传统数字处理监控电路的结构的框图；

图3是示出了用于测量环形振荡器速度的传统装置的结构的框图；

图4是示出了使用传统测量装置计算标准单元的传输时延的测量误差的示意图；

图5是示出了根据本发明的一个实施例用于环形振荡器性能的测量的内置装置的结构的框图；

图6是示出了根据本发明的一个实施例的环形振荡器块的结构的框图；

图7是示出了本发明中用于确定环形振荡器中的单位单元数量的SPICE仿真结果的示意图；以及

图8是示出了本发明中关于环形振荡器的具有RC寄生参数的SPICE仿真结果的示意图。

具体实施方式

下面将详细参考与冷阴极荧光灯相关联的本发明的优选实施例，附图中示出了这些优选实施例的实例。在任何可能的位置处，在全部的附图中，使用相同的参考标号表示同一或相同的部件。在本发明的以下描述中，当结合与此的已知功能和结构的具体描述可能使得本发明的主题更加不清时，将被省略。

图5是示出了根据本发明的一个实施例用于环形振荡器性能的测量的内置装置的结构的框图。

参考图5，根据本发明的测量装置是内置型的。

根据本发明的测量装置包括多个环形振荡器块401，解码器402和统计辅助器403。

多个环形振荡器块401包括对应于各个单位单元类型的环形振荡器块404。例如，图6中示出了对应于某个单位单元类型的一个环形振荡器块404。

图6是示出了根据本发明的一个实施例的环形振荡器的结构的框图

图6中所示的环形振荡器块404包括使能稳定单元501，环形振荡器502，到达时间记录单元503，上升计数器504，下降计数器505，REF计数器506以及捕获数据存储单元507。

使能稳定单元501将外部输入的使能信号的周期重新调节为系统时钟脉冲SYS CLK 512的周期。由此，该使能稳定单元501包括一个D触发器。该D触发器在系统时钟脉冲SYS CLK 512的下降沿工作。

环形振荡器502包括与非门509和多个串联连接的单位单元U1到UN。也就是说，单位单元从第一个单位单元U1到第N个单位单元UN顺序相连。最后一个单位单元或第N个单位单元UN的输出511被反馈并输入给与非门509。

到达时间记录单元503响应于由使能稳定单元501输出的使能信号来选择性地将系统时钟脉冲SYS CLK 512施加于REF计数器505。

上升计数器504在由环形振荡器502不断产生和输出的环形时钟脉冲Ring CLK 511的上升沿和下降沿中的任一处执行递增计数或递减计数。优选地，上升计数器504在上升沿工作。

下降计数器505在由环形振荡器502不断产生和输出的环形时钟脉冲Ring CLK 511的上升沿和下降沿中的任一处执行递增计数或递减计数。在测量由环形振荡器502产生的环形时钟脉冲RingCLK 511的周期时，该下降计数器505被用来减小测量误差。优选地，下降计数器505在下降沿工作。

REF计数器506在系统时钟脉冲SYS CLK 512的上升沿工作。

当根据本发明的测量装置停止工作时，捕获数据存储单元507存储最终的计数值。

在上述结构中，基于图7中的SPICE仿真结果来确定构成环形振荡器502的单位单元的数量。图7是示出了本发明中用于确定环形振荡器中的单位单元的数量的SPICE仿真结果的示意图。也就是说，在图7的结果中，具有一定脉冲宽度的单位单元被确定为即将使用的单位单元。

当从使能稳定单元501输入给环形振荡器502的与非门509的使能信号510为“1”时，环形振荡器502产生具有某一周期的环形时钟脉冲Ring CLK 511。

基于从与非门509到最后一个(第N个单位单元UN)的传输时延来确定环形时钟脉冲Ring CLK 511的周期。因此，环形时钟脉冲Ring CLK 511的周期与所使用的单位单元的数量呈反比。

环形时钟脉冲Ring CLK 511在工艺、温度或电压变化的影响下可具有最大或最小的频率。

解码器402响应于外部输入的选择信号SEL 405选择性地输出环形振荡器块401的一个或多个输出。

统计辅助器403包括最小/最大值(Min_Max)存储单元407和总计单元408。

解码器402的输出，即由选择信号SEL 405所选取的环形振荡器块401的测量结果值409、410和411被输入给统计辅助器403。

当多次执行环形振荡器块401的测量时，统计辅助器403基于外部输入的忽略指数406来忽略由解码器402输入的测量结果值409、410和411，该测量结果值包括由忽略指数406指示的第一次测量结果值409、410和411到第N次测量结果值409、410和411。

接着，当测量次数超过由忽略指数406指示的N时，统计辅助器403获得由解码器402输入的测量结果值409、410和411的平均值AVE Value 413。

为了获得平均值413，总计单元408获得由解码器402输入的测量结果值409、410和411的总和。

然后，将在图6中被多次测量的计数器504、505和506的输出中的最小/最大值Min_Max进行存储。

接着，获得统计辅助器403的输出的标准偏差。当标准偏差很大时，基于由统计辅助器403分流的计数值CNT Value 412进行诊断。

下面，将具体描述根据本发明具有上述结构的测量装置的操作。在下文中，将以性能诊断执行48次测量的情况为例。

首先，对根据本发明的测量装置进行通电。同时，在对应于各个单位单元类型的每个环形振荡器块404提供的环形振荡器502的多个输入中，使能信号的值是未知的。也就是说，用于性能诊断的测量始于未知状态。

为此，在本发明的测量操作中，初始化信号RESET被施加足够长的时间直到环形振荡器502变得稳定(S1)。

此时，通过门级仿真或SPICE仿真从图7所示的环形振荡器输出波形图中获得初始化信号被施加的时间(即，初始化时间)。

当环形振荡器502变得稳定时，将被输入给被测量的环形振荡器块404的使能信号值从“1”变为“0”，然后在一定的时间内将该使能信号施加于环形振荡器块404(S2)。

使能稳定单元501使得外部输入的使能信号508与系统时钟脉冲SYS CLK 512同步(S3)。换句话说，使能稳定单元501输出与系统时钟脉冲SYS CLK 512同步的使能信号510，以使由到达时间记录单元503输出的系统时钟脉冲的宽度不小于REF计数器506可识别的最小脉冲宽度。

当使能稳定单元501的输出510为“1”时，开启环形振荡器502。

开启的环形振荡器502不断产生具有某一周期的环形时钟脉冲Ring CLK 511(S4)。

相反地，当使能稳定单元501的输出510为“0”时，环形振荡器502被禁用。

禁用的环形振荡器502停止产生具有某一周期的环形时钟脉冲Ring CLK 511(S5)。

环形振荡器502输出产生的环形时钟脉冲Ring CLK 511到上升计数器504和下降计数器505(S6)。

上升计数器504在由环形振荡器502产生的环形时钟脉冲RingCLK 511的上升沿工作，而下降计数器505在由环形振荡器502产生的环形时钟脉冲Ring CLK 511的下降沿工作。

特别地，当两个计数器504和505被开启时，它们中的每一个均作为递增计数器或递减计数器工作在输入的环形时钟脉冲511的每个周期。也就是说，每个计数器在环形时钟脉冲511的每个周期递增计数或递减计数。可是，当该两个计数器504和505被禁用时，它们停止它们的计数操作(S7)。

另一方面，当使能稳定单元501的输出510为“1”时，到达时间记录单元503将外部输入的系统时钟脉冲SYS CLK 512施加给REF计数器506。

在收到系统时钟脉冲SYS CLK 512之后，REF计数器506在系统时钟脉冲512的每个周期递增计数或递减计数。例如，REF计数器506可在系统时钟脉冲SYS CLK 512的上升沿工作(S8)。

相反地，当使能稳定单元501的输出510为“0”时，到达时间记录单元503禁止将外部输入的系统时钟脉冲SYS CLK 512施加于REF计数器506。从而，REF计数器506停止它的递增计数或递减计数操作(S9)。

当使能稳定单元501的输出510为“1”时，工作中的捕获数据存储单元507不会存储三个计数器504、505和506的输出513、514和515(S10)。

可是，当使能稳定单元501的输出510为“0”时，三个计数器504、505和506停止其工作，而工作中的捕获数据存储单元507存储三个计数器504、505和506的输出513、514和515，同时，将它们输出给解码器402。也就是说，当根据本发明环形振荡器块停止工作时，捕获数据存储单元507存储最终计数值(S11)。

通过执行上述步骤S1到S11直到产生最终计数值，可获得如图8中所示的环形振荡器块404的输出波形。图8是示出了在本发明中关于环形振荡器的具有RC寄生参数的SPICE仿真结果的示意图。

解码器402接收由包括环形振荡器块404的多个环形振荡器块401输出的结果。

然后，解码器402响应于外部输入的选择信号SEL 405选择性地输出环形振荡器块401的一个或多个输出。也就是说，解码器402响应于选择信号SEL 405选择性地将它的输出409、410和411传输给统计辅助器403(S12)。

如上所述，上述步骤S1到S12被重复诸如48次(S13)。

统计辅助器403忽略每次由解码器402输出的结果409、410和411中的结果，该结果对应于外部输入的忽略指数406指示的次数。

也就是说，统计辅助器403忽略由解码器402输出的由忽略指数406指示的第N次结果409、410和411，并获得从第N+1次结果开始的解码器402输出的后续结果409、410和411的总和。

例如，统计辅助器403获得第N+1次到第48次输出结果409、410和411的平均值AVE Value 413(即，第48次测量执行后的测量结果值409、410和411)。

同样，当解码器402输出第N+1次到第48次测量结果409，410和411时，统计辅助器403将解码器402的当前输出与先前输出进行比较并存储最小值/最大值Min_Max 414作为比较结果。为了存储诸如最小值/最大值Min_Max 414的数据，统计辅助器403包括寄存器库或多个触发器。寄存器库或多个触发器可存储解码器402的输出409、410和411的总和。

当然，统计辅助器403同样输出已存储的最小值/最大值Min_Max 414作为第N+1次到第48次测量结果409、410和411之一。

同样，在本发明中，计算关于统计辅助器403输出的平均值413和最小值/最大值Min_Max 414的标准偏差。

当计算出的标准偏差大于预定参考值时，基于统计辅助器403分流的计算值CNT Value 412进行诊断。

在本发明中，使用统计辅助器403的多个输出412、413和414中的至少一个来执行性能诊断。也就是说，使用统计辅助器403的多个输出412、413和414来计算每个单位单元的传输时延。

首先，基于下面关于时间En_Time的等式1进行计算，其中时间En_Time是使能信号“1”施加于环形振荡器的时间。

【等式1】

En_Time＝系统时钟脉冲SYS CLK周期x REF_TR

例如，假设系统时钟脉冲周期为10ns(100MHz)。此时，“REF_TR”是统计辅助器403输出的REF计数器506的平均输出值。REF计数器506执行递增计数或递减计数以测量使能信号向环形振荡器的施加时间。

然后，通过下面的等式2计算环形振荡器测量结果的输出的重复次数。

【等式2】

ROSC_loop＝Fall_TR+Rise_TR+0.5

此处，“Fall_TR”是统计辅助器403输出的下降计数器505的平均输出值，而“Rise_TR”是统计辅助器403输出的上升计数器504的平均输出值。上升计数器504和下降计数器505中的每一个均递增计数或递减计数以测量环形振荡器产生的脉冲的周期或半周期。

接着，通过下面的公式3来计算环形振荡器产生的环形时钟脉冲511的半周期OSC_Half_Period。也就是说，使用上述等式1和2中的计算结果来计算环形时钟脉冲511的半周期OSC_Half_Period。

【等式3】

OSC_Half_Period＝En_Time/ROSC_loop

然后，通过下面的等式4来计算单位单元的传输时延Unit CellDelay。

【等式4】

Unit Cell Delay＝OSC_Half_Period/单位单元数量x2

单位单元的传输时延Unit Cell Delay是上升时延和下降时延的总和，使用上述等式3中计算出的结果来计算该单位单元的传输时延。

在下面的等式5和6中分别计算了构成传输时延Unit CellDelay的上升时延和下降时延。

【等式5】

tPLH＝Unit Cell Delay x LH

【等式6】

tPHL＝OSC_Period x HL

在上述等式5中，“tPLH”是单位单元的下降时延，而“LH”是SPICE仿真结果中的单位单元下降时延比率。

在上述等式6中，“tPHL”是单位单元的上升时延，“OSC_Period”是环形时钟脉冲511的周期，该周期是通过等式3计算出的半周期OSC_Half_Period而计算出来的，而“HL”是SPICE仿真结果中的单位单元上升时延比率。

接着，从统计辅助器403所输出的测量结果412，413和414中获得标准偏差、平均值和关于平均值的Δ值，并基于获得的标准偏差、平均值和Δ值来确定上述等式计算出的单位单元的传输时延是否精确以及电路是否出现异常。由此，本发明的测量装置包括诊断单元(未示出)，其用于从统计辅助器403获得来自测量结果412、413和414中标准偏差、平均值和关于平均值的Δ值，并基于获得的标准偏差，平均值和Δ值来确定上述等式计算出的单位单元的传输时延是否精确以及电路是否出现异常。

因此，根据本发明，诊断单元可精确地计算出单位单元的传输时延，并很方便地获得环形振荡器的性能测量结果的标准偏差、平均值和Δ值以确定电路是否出现异常。

另一方面，根据本发明测量装置被内置于电路板或测试板中。

从上述描述中可知，根据本发明，使用一种内置电路来计算并诊断标准单元库的性能。因此，可以更方便，更快速和更精确地执行标准单元库中的标准单元的操作，从而有效地提高标准单元库的性能。

此外，在本发明中，一种内置测量电路被用于标准单元库性能的测量，从而可消除测量者的人为误差或设备自身的误差。

此外，在本发明中，对于性能测量，当使用内置测量电路时不需要分离的高性能设备或大量的人力和时间，从而提高了资源的效率。特别地，内置测量电路的使用缩短了性能测量时间，使得标准单元库开发时间减少。

此外，通常由于使能信号的施加时间和环形振荡器的振荡周期不具有相同的比率，则会发生对应于环形振荡器的一个振荡周期的测量误差。可是，在本发明中，下降计数器505还用于将测量误差减小到1/2。另外，可以在环形振荡器产生的时钟周期减小误差，从而有利于更精确的性能测量。

此外，可以快速且选择性地测量不同类型的环形振荡器的性能。

对于本领域技术人员来说显而易见的是，在不背离本发明的范围或精神的情况下，可以对本发明进行各种改进和修改。因此，在本发明的改进和修改落入所附权利要求及其等同物范围内时，本发明旨在覆盖本发明的这些改进和修改。