半导体器件中形成金属图案和形成栅极电极的方法

摘要

一种在半导体器件中形成金属图案的方法，包括：在包括金属层的半成品衬底上形成蚀刻停止层；在该蚀刻停止层上形成硬掩模；蚀刻该硬掩模以形成暴露该蚀刻停止层的硬掩模图案；以及使用该硬掩模图案蚀刻该蚀刻停止层与金属层。

说明书

相关申请

本发明要求享有分别于2006年12月27日和2007年5月10日提 交的韩国专利申请No.10-2006-0134344和10-2007-0045288的优先权， 通过引用将其全部内容并入。

技术领域

本发明涉及一种制造半导体器件的方法，更具体涉及一种在半导体 器件中使用硬掩模形成金属图案的方法以及一种在半导体器件中使用 该硬掩模形成栅极电极的方法。

背景技术

在金属氧化物半导体(MOS)晶体管中多晶硅层已典型地用作栅极电 极。这种多晶硅栅极电极表现出稳定形成过程的优点。然而，包括该栅 极电极的各种图案已随着半导体器件的高度集成而变得微米化。最近微 米化(micronization)的技术已实现0.15μm或更小的线宽。已用于 典型栅极电极形成的掺杂的多晶硅由于其高电阻率特性而具有长的延 迟时间。因此难以将该掺杂的多晶硅应用于需要高速运行的器件中。

此困难随着半导体器件已经变得高度集成而上升为的严重的限制。因 此，近来对用于通过在多晶硅上形成如钨(W)的高熔点金属来形成栅极电 极的改进技术进行了大量的研究与发展。

一种利用多晶硅层和高熔点金属作为栅极电极以在半导体器件中 形成栅极电极的典型方法简要地说明如下。在衬底上形成多晶硅和钨作 为栅极电极材料。包含基于氮化物的层的硬掩模形成于栅极电极上。用 作抗反射涂层的非晶碳层与氧氮化硅(SiON)层形成于硬掩模上。光刻胶 图案形成于所产生的结构上。

使用光刻胶图案作为蚀刻掩模而实施蚀刻过程以蚀刻抗反射涂层， 从而形成抗反射涂层图案。使用该抗反射涂层图案作为蚀刻掩模来实施 另一蚀刻过程以蚀刻硬掩模，从而形成硬掩模图案。利用硬掩模图案作 为蚀刻掩模蚀刻钨，以形成栅极电极。

然而，在半导体器件中形成栅极电极的典型方法通常表现出下列局 限。当形成硬掩模图案时，一部分钨可能会由于包括基于氮化物的层的 硬掩模与钨之间的低选择性而异常地被蚀刻。因而，可能产生裂缝。基 于氮化物的层与钨之间的低选择性由于基于氮化物的层与钨之间在蚀 刻率上的差异非常小因而几乎没有选择性。

图1和2说明当应用在半导体器件中形成栅极电极的典型方法时， 在钨表面上产生裂缝(以附图标记‘A’表示)的显微图。具体地，图1 说明在具有柱状棒晶体结构的钨表面上产生裂缝。此裂缝通常在具有柱 状棒晶体结构的钨表面上产生。

产生于钨表面上的裂缝在随后多晶硅的蚀刻期间，导致在多晶硅上 的异常大损伤。因此，可能在周边区域中导致楔形损伤或引起针孔。该 周边区域是指除了将要形成半导体器件存储单元的区域外的某些区域。 用以驱动存储单元的驱动器件在周边区域中形成。

图3说明楔形多晶硅损伤(以附图标记‘B’表示)的显微图。图4 说明产生于周边区域中的针孔(以附图标记‘C’表示)的显微图。该多 晶硅损伤与针孔产生会在随后接触塞形成过程期间，在接触塞与栅极电 极之间引起短路。因此，良品率会大幅度降低。图5说明在接触塞与栅 极电极之间产生短路的晶片表面的显微图。

发明内容

本发明的实施方案涉及提供一种在半导体器件中形成金属图案的 方法，其可通过减少当使用硬掩模蚀刻金属层时在金属层的表面上的裂 缝产生而增加良品率。

本发明的另一实施方案涉及提供一种在半导体器件中形成栅极的 方法，其通过减少在半导体器件中形成栅极电极的蚀刻过程中在栅极电 极的表面上产生裂缝而增加良品率。

依据本发明的一方面，提供一种在半导体器件中形成金属图案的方 法，包括：在包括金属层的半成品衬底上形成蚀刻停止层；在蚀刻停止 层上形成硬掩模；蚀刻硬掩模以形成暴露该蚀刻停止层的硬掩模图案； 和利用硬掩模图案蚀刻该蚀刻停止层与金属层。

依据本发明的另一方面，提供一种在半导体器件中形成栅极电极的 方法，包括：形成包括作为上层的金属层的结构；在金属层上形成蚀刻 停止层；在蚀刻停止层上形成硬掩模；蚀刻部分硬掩模以形成暴露该蚀 刻停止层的硬掩模图案；和利用硬掩模图案蚀刻该蚀刻停止层与金属 层。

附图说明

图1说明在具有典型柱状棒晶体结构的钨层的表面上产生的裂缝的 显微图；

图2说明当应用在半导体器件中形成栅极电极的典型方法时，在形 成栅极电极的钨层的表面上产生的裂缝的显微图；

图3说明当应用在半导体器件中形成栅极电极的典型方法时，产生 的楔形多晶硅损伤的显微图；

图4说明当应用在半导体器件中形成栅极电极的典型方法时，在周 边区域中产生针孔的显微图；

图5说明当应用在半导体器件中形成栅极电极的典型方法时，在接 触塞与栅极电极之间产生短路的晶片表面的显微图；

图6A到6E说明依据本发明的实施方案在半导体器件中形成栅极电 极的方法的截面图。

具体实施方式

本发明的实施方案涉及一种在半导体器件中形成金属图案的方法以及 形成栅极电极的方法。

图6A到6E说明依据本发明的实施方案在半导体器件中蚀刻金属层的 方法的截面图。为便于说明，在该实施方案中说明用于在半导体器件中形 成球型凹陷结构的栅极电极的方法。

参照图6A，实施浅沟槽隔离(STI)蚀刻过程与湿蚀刻过程，以在衬底 10中形成球型凹陷区域(未示出)。栅极绝缘层11形成于所产生的结构的 表面轮廓(profile)之上。通过实施湿氧化过程、干氧化过程或自由基 氧化过程以形成该栅极绝缘层11。

多晶硅层12形成于栅极绝缘层11之上并填充凹陷区域。形成多晶硅 层12，以作为用以形成栅极电极的第一导电层。多晶硅层12包括通过实 施低压化学气相沉积(LPCVD)设备而形成的掺杂或未掺杂的多晶硅层。作 为参考，除了硅烷(SiH₄)气体外，还利用磷化氢(PH₃)、三氯化硼(BCl₃)或 乙硼烷(B₂H₆)气体作为掺杂气体来形成掺杂的多晶硅。

第一导电层可包含除多晶硅以外的其它材料。第一导电层可包含金属 层或合金层，它们是除多晶硅之外的导电材料。第一导电层可包括配置为 金属层与合金层的堆叠结构。

金属层13形成于多晶硅层12之上。在此实施方案中，金属层13包括 作为示例性的钨。因此，金属层13此后可称为钨层13。形成钨层13作为 用于形成栅极的第二导电层。除了钨层13之外，第二导电层可包括配置 为氮化钨(WN)层、硅化钨层以及钨层的堆叠结构。第二导电层可包括除钨 以外的其它材料。第二导电层可包括过渡金属或稀土金属。第二传导层可 包括过渡金属与稀土金属的合金层、基于氮化物的层、硅化物层或其组合。

例如，过渡金属可包括铁(Fe)、钴(Co)、钨(W)、镍(Ni)、钯(Pd)、铂 (Pt)、钼(Mo)或钛(Ti)。稀土金属可包括铒(Er)、镱(Yb)、钐(Sm)、钇(Y)、 镧(La)、铈(Ce)、铽(Tb)、镝(Dy)、钬(Ho)、铥(Tm)或镏(Lu)。

蚀刻停止层14形成于钨层13之上。蚀刻停止层14可包括对后续硬掩 模15具有高选择性的材料。例如，当硬掩模15包括基于氮化物的材料时， 蚀刻停止层14包括具有极大选择性的多晶硅层。然而蚀刻停止层14的材 料并不限于多晶硅层。蚀刻停止层14的材料可根据硬掩模15的材料而变 化。因此，蚀刻停止层14可包括对硬掩模15的材料具有高选择性的材料。 具有高选择性是指在不同材料之间具有相当大的蚀刻速率差异。因此，在 基本相同的情况下，硬掩模15选择性地被蚀刻并且蚀刻停止层14不被蚀 刻。

当形成具有多晶硅层的蚀刻停止层14时，多晶硅层可包括掺杂的多晶 硅层以改变蚀刻特性。因此，当与未掺杂的多晶硅层相比时，可根据掺杂 浓度改变蚀刻特性，从而根据硬掩模15的材料更容易地控制选择性。

蚀刻停止层14形成为约或更厚。即，蚀刻停止层14形成为约 约的厚度。虽然在蚀刻硬掩模15时蚀刻停止层14完全没有 蚀刻是理想的，但因为部分蚀刻停止层14可被蚀刻而与蚀刻停止层14与 硬掩模15之间的选择性或选择性的限制(limit)无关，因此蚀刻停止层 14形成为该厚度。即，考虑到当蚀刻硬掩模15时蚀刻停止层14被蚀刻， 蚀刻停止层14的厚度形成为大约或更厚。

硬掩模15形成于蚀刻停止层14之上。硬掩模15可包括对蚀刻停止层 14具有高选择性的材料。例如，当蚀刻停止层包括多晶硅层时，硬掩模 15可包括基于氮化物的层。详而言之，硬掩模15可包括氮化硅(Si_xN_y)层， 其中代表硅(Si)原子比率的x以及代表氮(N)原子比率的y为除0之外的 自然数，其可在处理包括多晶硅层的蚀刻停止层14的腔室中原位处理。 例如，硬掩模15包括氮化硅(Si₃N₄)。

抗反射涂层16形成于硬掩模15之上。抗反射涂层16可包括无机基抗 反射涂层或有机基抗反射涂层。例如，无机基抗反射涂层可包括非晶碳层 或氧氮化硅(SiON)层。该抗反射涂层16可包括配置为非晶碳层与氧氮化 硅层的堆叠结构。有机基抗反射涂层用以控制用于微图案的ArF光源的干 扰。有机基材料包括使抗反射层具有桥结构的硬化剂、用以在曝光光源的 波长范围中吸收光的光吸收剂、以及作为激活桥反应的催化剂的有机溶剂 和热酸发生剂(thermal acid generator)。

光刻胶层形成于抗反射涂层16之上。使用光掩模实施曝光与显影过 程，以形成光刻胶图案17。光刻胶图案17限定其中将形成球型凹陷栅极 结构的后续栅极电极的栅极电极区域。光刻胶图案17以曝露除凹陷区域 以外的区域的方式形成。

参照图6B，利用光刻胶图案17作为蚀刻掩模来蚀刻抗反射涂层16。 因此，形成抗反射涂层图案16A。利用抗反射涂层图案16A作为蚀刻掩模 实施蚀刻过程18以蚀刻硬掩模15(图6A)。因此，硬掩模图案15A形成于 蚀刻停止层14之上。

例如，当硬掩模15包括氮化硅层和蚀刻停止层14包括多晶硅层时， 蚀刻过程18使用可增加氮化硅层与多晶硅层之间选择性的碳氟化合物。例 如，使用C_xF_y气体，其中代表碳(C)的原子比率的x与代表氟(F)的原子比 率的y为除0之外的自然数，以及使用C_xH_yF_z气体，其中代表C的原子 比率的x、代表氢(H)的原子比率的y以及代表F的原子比率的z为除0之 外的自然数。四氟化碳(CF₄)、六氟化二碳(C₂F₆)、或八氟化三碳(C₃F₈)可 用作C_xF_y气体。三氟甲烷(CHF₃)可用作C_xH_yF_z气体。而且，还可进一步 加入氢气(H₂)以增加氮化硅层与多晶硅层之间的选择性。氢气可增加对多 晶硅的选择性。因此，蚀刻过程18于蚀刻停止层14的上表面上停止。因 此，当在形成硬掩模图案15A时钨层13不会受损伤。

如图所示，在蚀刻过程18期间，光刻胶图案17在蚀刻具有大厚度的 硬掩模15时被移除。因此，形成于光刻胶图案17下方的抗反射涂层16 的特定部分也可被移除。

参照图6C，实施移除过程以移除抗反射涂层图案16A(图6B)。若残留 部分光刻胶图案17，则残留部分可与抗反射涂层图案16A一起移除。

利用硬掩模图案15A作为蚀刻掩模来蚀刻蚀刻停止层14、钨层13以 及多晶硅层12。以下列方式实施蚀刻过程：残留部分多晶硅层12，而不 是完全移除多晶硅层12。因此，具有特定厚度的残留多晶硅层12A残留在 包括除栅极电极区域之外的区域的衬底10之上。附图标记13A与14A分 别指残留钨层13A以及残留蚀刻停止层14A。

例如，通过变压器(transformer)耦合等离子体(TCP)方法、电感耦 合等离子体(ICP)方法、或磁增强反应性离子蚀刻(MERIE)方法，利用等离 子体源来蚀刻蚀刻停止层14。而且，可施加约300W～约500W的源功率和 约40W～约150W偏压功率。

参照图6D，形成残留覆盖层19。具体而言，覆盖层形成于所得结构的 表面轮廓之上，以降低在后续再氧化过程期间残留钨层13A的二个侧壁的 氧化。覆盖层可包括对残留多晶硅层12A具有高选择性的材料。例如，覆 盖层包括基于氮化物的层。作为参考，所述再氧化过程指一般实施以补偿 栅极电极的蚀刻损失的氧化过程，即，在形成栅极电极的蚀刻过程期间产 生的栅极电极的侧壁损失。

实施掩模过程与干蚀刻过程以蚀刻覆盖层。因此，形成包围硬掩模图 案15A并与残留蚀刻停止层14A、残留钨层13A以及残留多晶硅层12A的 二个侧壁接触的残留覆盖层19。

参照图6E，利用残留覆盖层19作为蚀刻阻挡层来实施蚀刻过程以蚀 刻残留多晶硅层12A的暴露部分，从而暴露栅极绝缘层11的一部分。附 图标记12B是指图案化的多晶硅层12B。因此，形成球型凹陷栅极电极20。

依据本发明的实施方案，实施蚀刻过程，同时在蚀刻包括金属层的结 构的过程期间将具有高选择性的蚀刻停止层插入金属层与硬掩模之间。因 此，蚀刻停止层用作保护层保护金属层，以避免蚀刻硬掩模时金属层的损 失。

依据本发明的实施方案，在具有配置为多晶硅层与钨层的堆叠结构的 栅极电极的蚀刻过程中，可通过应用前述方法减少钨损失。因此，在钨层 的表面上不会产生裂缝，并因此可减少钨层下方的多晶硅层的损失与针孔 的产生。此外，可减少栅极电极与后续形成在栅极电极之间的接触塞之间 的短路。因此，可增加半导体器件的良品率。

依据本发明的实施方案，金属层的表面也可不用通过后续过程(例如， 通过在金属层的已蚀刻表面上方形成覆盖层的再氧化过程)来氧化。

虽然已经关于具体实施方案说明了本发明，但是对本领域技术人员而 言，显而易见的是，可以做出各种变化和修改而不偏离如所附权利要求所 限定的本发明的精神和范围。