首页> 中国专利> 用于DRAM单元和外围晶体管的方法及所产生的结构

用于DRAM单元和外围晶体管的方法及所产生的结构

摘要

一种用于制造DRAM单元例如动态随机存取存储单元的方法。该方法包括提供例如硅晶片的半导体衬底。该方法包括形成多个NMOS晶体管栅结构。所述NMOS栅结构中的每个包括NMOS源区和NMOS漏区。该方法包括形成多个PMOS栅结构。所述PMOS栅结构中的每个包括PMOS源区和PMOS漏区。所述NMOS栅结构形成在P型阱区上,而所述PMOS栅结构形成在N型阱结构上。间层电介质层在所述栅结构中的每个上面同时填充所述NMOS栅结构中的两个或更多个之间的间隙。

著录项

  • 公开/公告号CN101197325A

    专利类型发明专利

  • 公开/公告日2008-06-11

    原文格式PDF

  • 申请/专利号CN200610119388.2

  • 发明设计人 杨海玩;

    申请日2006-12-08

  • 分类号H01L21/8242(20060101);H01L27/108(20060101);

  • 代理机构11227 北京集佳知识产权代理有限公司;

  • 代理人徐谦;杨红梅

  • 地址 201203 上海市浦东新区张江路18号

  • 入库时间 2023-12-17 20:15:19

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2019-11-22

    未缴年费专利权终止 IPC(主分类):H01L21/8242 授权公告日:20090722 终止日期:20181208 申请日:20061208

    专利权的终止

  • 2011-12-21

    专利权的转移 IPC(主分类):H01L21/8242 变更前: 变更后:

    专利申请权、专利权的转移

  • 2009-07-22

    授权

    授权

  • 2008-08-06

    实质审查的生效

    实质审查的生效

  • 2008-06-11

    公开

    公开

说明书

技术领域

本发明涉及集成电路及其用于制造半导体器件的处理。更具体而言,本发明提供了一种用于制造通常称为DRAM的动态随机存取存储器件的方法和结构。但是,应该认识到,本发明可具有更宽的应用范围。

背景技术

集成电路已从制造于单个硅芯片上的少数互连器件演变为上百万个器件。传统的集成电路提供的性能和复杂度已远远超出最初的想象。为了在复杂性和电路密度(即,能够封装在给定芯片面积上的器件的数目)上得到进一步的改善,最小的器件特征尺寸已随着每一代集成电路的出现而变得越来越小,所述最小的器件特征尺寸亦称为器件“几何”。

增大的电路密度不仅提高了集成电路的复杂度和性能,还为消费者提供了更低成本的部件。集成电路或芯片制造设施可花费数亿或甚至数十亿美元。每个制造设施会具有特定的晶片生产量,并且每个晶片上会具有特定数目的集成电路。因而,通过使集成电路中的各个器件更小,可在每个晶片上制造更多的器件,从而增加制造设施的产出。由于集成电路制造中所使用的每个工艺都存在局限性,因此使器件更小是极具挑战性的。也就是说,给定的工艺一般仅在特定的特征尺寸起作用,这样就需要要么改变该工艺,要么改变器件布局。另外,由于器件要求越来越快的设计,因此,工艺的局限性与特定的传统工艺和材料并存。

这种工艺的一个实例是制造用于动态随机存取存储器件的单元区。除了别的以外,这种工艺还包括例如用于基于堆的电容器和基于沟槽的电容器中的存储器阵列的工艺。虽然已有了显著的改进,但这样的设计仍有许多局限性。仅举例来说,这些设计必须变得越来越小,同时仍提供有效的器件可靠性和可操作性。另外,这些传统的单元区常常难以制造,并且通常要求复杂的制造工艺和结构。随着设计越来越小,各晶体管栅结构之间的间隙填充变得愈加困难。在本说明书中,将在下文更具体地描述这些和其它局限。

如上所述,可以看出,需要一种用于处理半导体器件的改进的技术。

发明内容

根据本发明,提供了用于制造半导体器件的处理集成电路的技术。更具体而言,本发明提供了一种用于制造通常称为DRAM的动态随机存取存储器件的方法和结构。但是,应该认识到,本发明具有更宽的应用范围。

在一个特定实施例中,本发明提供了一种用于制造例如动态随机存取存储器单元的DRAM单元的方法。该方法包括提供半导体衬底,例如硅晶片。该方法包括形成例如在尺度上宽度为0.14微米和更小的多个NMOS晶体管栅结构。NMOS栅结构中的每个包括NMOS源区和NMOS漏区。该方法包括形成多个PMOS栅结构。PMOS栅结构中的每个包括PMOS源区和PMOS漏区。NMOS栅结构形成在P型阱区上,而PMOS栅结构形成在N型阱区上。该方法包括在NMOS栅结构中的每个上面、在PMOS栅结构中的每个上面、在每个PMOS栅结构的PMOS源区和PMOS漏区上面、以及在每个NMOS栅结构的NMOS源区和NMOS漏区上面形成毯式氮化物层。该氮化物层在每个NMOS栅结构上并在每个PMOS栅结构上形成侧壁间隔物。该方法在氮化物层上面形成毯式氧化物层。毯式氧化物层覆盖整个氮化物层。该方法去除每个PMOS栅结构的PMOS源区和PMOS栅区上的氮化物层上面的、以及每个NMOS栅结构的NMOS源区和NMOS栅区上的氮化物层上面的氧化物层的部分,以在NMOS栅结构和PMOS栅结构中的每个上形成氧化物间隔物。该方法使用第一掩模结构在P型阱区上的NMOS栅结构上面形成第一保护层。该方法使用至少NMOS栅结构和PMOS栅结构中的每个上的氧化物间隔物作为阻挡结构,将P型杂质注入与每个PMOS栅结构关联的PMOS源区和PMOS漏区中。去除NMOS栅结构上面的第一保护层。该方法使用第二掩模结构在N型阱区上的PMOS栅结构上面形成第二保护层。该方法将N型杂质注入至每个NMOS晶体管中的NMOS源区和NMOS漏区中。该方法选择性地去除氧化物间隔物,同时暴露氮化物层,以将NMOS栅结构中的两个或更多个之间的间隔增大至预定宽度。形成了间层电介质层,所述间层电介质层在栅结构中的每个上面、同时填充NMOS栅结构中的两个或更多个之间的间隙。优选地,该方法对间层电介质层执行蒸汽退火,以完成间层电介质层,使其中没有任何间隙。

在一个可替选的特定实施例中,本发明提供了一种用于制造例如动态随机存取存储器单元的DRAM单元的方法。该方法包括提供例如硅晶片的半导体衬底。该方法包括形成多个NMOS晶体管栅结构。NMOS栅结构中的每个包括NMOS源区和NMOS漏区。该方法包括形成多个PMOS栅结构。PMOS栅结构中的每个包括PMOS源区和PMOS漏区。NMOS栅结构形成在P型阱区上,而PMOS栅结构形成在N型阱区上。该方法包括在NMOS栅结构中的每个上面、在PMOS栅结构中的每个上面、在每个PMOS栅结构的PMOS源区和PMOS漏区上面、以及在每个NMOS栅结构的NMOS源区和NMOS漏区上面形成毯式氮化物层。该氮化物层在NMOS栅结构中的每个上并在PMOS栅结构中的每个上形成侧壁间隔物。该方法在氮化物层上面形成毯式氧化物层。毯式氧化物层覆盖整个氮化物层。该方法去除每个PMOS栅结构的PMOS源区和PMOS栅区上的氮化物层上面的、以及每个NMOS栅结构的NMOS源区和NMOS栅区上的氮化物层上面的氧化物层的部分,以在NMOS栅结构和PMOS栅结构中的每个上形成氧化物间隔物。该方法使用第一掩模结构在P型阱区上面的NMOS栅结构上面形成第一保护层。该方法使用至少NMOS栅结构和PMOS栅结构中的每个上的氧化物间隔物作为阻挡结构,将P型杂质注入与每个PMOS栅结构关联的PMOS源区和PMOS漏区中。去除NMOS栅结构上面的第一保护层。该方法使用第二掩模结构在N型阱区上的PMOS栅结构上面形成第二保护层。该方法将N型杂质注入至每个NMOS晶体管中的NMOS源区和NMOS漏区中。该方法选择性地去除氧化物间隔物,同时暴露氮化物层,以将NMOS栅结构中的两个或更多个之间的间隔增大至预定宽度。形成,所述间层电介质层在栅结构中的每个上面,同时填充NMOS栅结构中的两个或更多个之间的间隙。

通过本发明,可实现优于传统技术的许多优点。例如,本技术为使用依靠传统技术的工艺提供了方便。在一些实施例中,该方法可提供较高的每晶片各片中的器件产出。另外,该方法提供的工艺与传统工艺技术兼容,不必对传统设备和工艺进行实质上的修改。优选地,本发明为0.13微米和更小的设计规则提供了改进的工艺集成。另外,本发明改善了越来越小的晶体管间隔之间的间隙填充特性。在特定实施例中,本发明通过使用缓冲的源/漏注入,减少了外围晶体管区域的表面损坏。在其它实施例中,该方法基于本工艺流程减少了特定光刻工艺。根据实施例,可以实现这些优点中的一个或多个。在本说明书中,将在下文更具体地描述这些和其它优点。

参考下面的详细描述和附图,可更全面地理解本发明的各个附加目的、特征和优点。

附图说明

图1至5是图示了根据本发明实施例的用于形成动态随机存储器件的方法的简图。

具体实施方式

根据本发明,提供了用于制造半导体器件的处理集成电路的技术。更具体而言,本发明提供了一种用于制造通常称为DRAM的动态随机存取存储器件的测试结构的方法和结构。但是,应该认识到,本发明具有更宽的应用范围。

根据本发明实施例的用于制造动态随机存储器件的方法可概述如下:

1.提供半导体衬底,例如硅晶片、绝缘体上硅;

2.形成多个NMOS晶体管栅结构,其每个包括NMOS源区和NMOS漏区;

3.形成多个PMOS栅结构,其每个包括PMOS源区和PMOS漏区;

4.在NMOS栅结构中的每个上面、在PMOS栅结构中的每个上面、在每个PMOS栅结构的PMOS源区和PMOS漏区上面、以及在每个NMOS栅结构的NMOS源区和NMOS漏区上面形成毯式氮化物层;

5.在氮化物层上面形成毯式氧化物层,以覆盖整个氮化物层;

6.去除每个PMOS栅结构的PMOS源区和PMOS栅区上的氮化物层上面的、以及每个NMOS栅结构的NMOS源区和NMOS栅区上的氮化物层上面的氧化物层的部分,以在NMOS栅结构和PMOS栅结构中的每个上形成氧化物间隔物;

7.使用第一掩模结构在P型阱区上面的NMOS栅结构上面形成第一保护层;

8.使用至少NMOS栅结构和PMOS栅结构中的每个上的氧化物间隔物作为阻挡结构,将P型杂质注入与每个PMOS栅结构关联的PMOS源区和PMOS漏区中;

9.去除NMOS栅结构上面的第一保护层;

10.使用第二掩模结构在N型阱区上的PMOS栅结构上面形成第二保护层;

11.将N型杂质注入至每个NMOS晶体管中的NMOS源区和NMOS漏区中;

12.选择性地去除氧化物间隔物,同时暴露氮化物层,以将NMOS栅结构中的两个或更多个之间的间隔增大至预定宽度;

13.形成间层电介质层(例如:硼磷硅酸盐玻璃(BPSG)、高密度等离子体(HDP)氧化物、磷硅酸盐玻璃(PSG)、HDP氟化的硅玻璃),所述间层电介质层在栅结构中的每个上面,同时填充NMOS栅结构中的两个或更多个之间的间隙;

14.可选地,对间层电介质层执行蒸汽退火,以完成间层电介质层,使其中没有任何间隙;

15.将间层电介质层平坦化;并且

16.根据需要执行其它步骤。

上述步骤序列提供了根据本发明实施例的一种方法。如上所述,该方法使用了步骤的组合,包括制造动态随机存取存储器件的方式。因为通过使用端点检测,使外围晶体管间隔物蚀刻停止于氮化物层上,所以在特定实施例中,可减少源/漏区上的硅表面损坏。另外,在附加的用于阻挡外围区域的光刻步骤的情况下,进行了特定工艺(例如单元氧化物去除)。在一个特定实施例中,本发明还提供了对间层电介质层的改善的间隙填充。当然,也可提供其它替选方案,在这些方案中,可在不背离所附权利要求的范围的情况下添加步骤、去除一个或多个步骤或以不同的顺序来提供一个或多个步骤。可在本说明书中并且在下文中更具体地找到本方法的进一步的细节。

图1至5是图示了根据本发明实施例的用于形成动态随机存储器件的方法的简图。这些图仅为实例,其不应不当地限制所附权利要求的范围。本领域的技术人员应认识到,可以进行许多变化、替换和修改。如图1所示,该方法包括提供半导体衬底,例如硅晶片。该衬底包括单元或阵列区101和外围区103。单元区包括深N阱105和P阱107。外围区包括P阱109和N阱111。该方法包括形成分别与多个NMOS晶体管对应的多个NMOS晶体管栅结构115、125。NMOS栅结构中的每个包括NMOS源区121和NMOS漏区122。NMOS栅结构被提供在外围区和单元区二者中。还包括场氧化物区113。场氧化物区是可以是浅沟槽隔离等的隔离。该方法还包括与NMOS晶体管栅同时地形成多个PMOS栅结构123。PMOS栅结构中的每个包括多个PMOS晶体管的PMOS源区和PMOS漏区。栅结构中的每个包括掩蔽层117,其可以是光致抗蚀剂和/或硬掩模材料。该方法形成N型杂质的毯式注入,以形成通常称为LDD的轻掺杂的漏结构。如图所示,单元区中的NMOS晶体管栅结构被彼此接近地间隔开,这导致利用传统技术来处理时有一定的困难。

参考图2,该方法包括在NMOS栅结构中的每个上面、在PMOS栅结构中的每个上面、在每个PMOS栅结构的PMOS源区和PMOS漏区上面、以及在每个NMOS栅结构的NMOS源区和NMOS漏区上面形成毯式氮化物层201。该氮化物层在NMOS栅结构中的每个上并在PMOS栅结构中的每个上形成侧壁间隔物。在一个特定实施例中,毯式氮化物层的厚度范围为100至200埃。优选地,通过使用LPCVD或其它适当的技术来提供毯式氮化物层。在一个优选的实施例中,与每个栅结构关联的源区和漏区上的毯式氮化物层防止对与每个栅结构关联的源区和漏区的损坏。此后,该方法在该氮化物层上面形成毯式氧化物层205。毯式氧化物层覆盖整个氮化物层。如图所示,单元区中的每个NMOS晶体管结构之间的间隔约为70nm,这导致使用传统技术的间隙填充问题。

在使用保护层来保护单元区的同时,该方法去除了外围区中每个PMOS栅结构的PMOS源区和PMOS栅区上的氮化物层上面的氧化物层的部分,如图3所示。优选地,该去除方法可以是各向异性工艺,以形成氧化物间隔物。在单元区中的NMOS栅结构上面和外围区中的NMOS栅结构上面已提供了包括光掩模的保护层。然后该方法使用离子注入将P+型杂质注入PMOS晶体管中的源/漏区中。在一个特定实施例中,P型杂质包括约25KeV能量的含硼物质(例如BF2)。优选地,注入穿过氮化物层,其在源/漏区上保持原样。侧壁间隔物起到注入工艺的停止层或掩蔽层的作用。剥离保护层。

同样在保护单元区的同时,该方法还去除了外围区中的每个NMOS栅结构的NMOS源区和NMOS栅区上的氮化物层上面的氧化物层的部分,如图4所示。如图所示,该方法在单元区中的NMOS栅结构上面和外围区中的PMOS栅结构上面形成包括光掩模的保护层。在一个特定实施例中,该方法将N型杂质注入403至外围区中的每个NMOS晶体管中的NMOS源区和NMOS漏区中。在一个特定实施例中,N型杂质的注入使用约30KeV能量的含砷物质。优选地,注入穿过氮化物层,其在源/漏区上保持原样。根据特定实施例,外围晶体管与单元晶体管分开处理,以独立于单元晶体管来优化外围晶体管。剥离保护层。

该方法在、选择性地去除氧化物间隔物,同时暴露氮化物层,以将NMOS栅结构中的两个或更多个之间的间隔增大至预定宽度,如图5所示。如图所示,氮化物层保持原样。优选地,此处,该预定宽度是0.13微米和更大,但其可取决于实施例而变化。即,预定宽度可更宽,并允许间层电介质层的沉积。形成,所述间层电介质层在栅结构中的每个上面,同时填充NMOS栅结构中的两个或更多个之间的间隙。优选地,该方法对间层电介质层执行蒸汽退火,以完成间层电介质层,使其中没有任何间隙。通过去除间隔物,每个栅结构之间的宽度增大,提供了间层电介质层中的间隙填充质量。优选地,间层电介质材料包括BPSG或其它适当的材料。另外,蒸汽退火包括大于约800摄氏度的温度的含H2O物质,或包括大于约800摄氏度且小于约900摄氏度的温度的含H2O物质。当然,可以进行其它变化、修改和替换。

还应理解,此处所描述的实例和实施例仅用于说明,而且,根据其的各种修改或改变,对于本领域的技术人员将是显而易见的,并应包括在本申请的精神和范畴内和所附权利要求的范围内。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号