用于混合取向衬底的改进非晶化/模板化再结晶方法

摘要

一种改进的非晶化/模板化再结晶(ATR)方法，其用来制造低缺陷密度混合取向衬底。用于混合取向衬底制造的ATR方法通常从具有第一取向硅层开始，其接合在具有第二取向的第二硅层或衬底上。第一硅层的所选区被非晶化然后通过用第二硅层作为模板再结晶为第二硅层的取向。本发明的工艺流程解决现有技术的ATR方法没有解决的两个主要困难：在沟槽限定的非晶化硅区边缘产生“棱角缺陷”，和在没有被沟槽限定的非ATR化区的高温再结晶后缺陷去除退火过程中不必要取向的改变。具体地，本发明提供的工艺流程包括以下步骤：(i)对无沟槽衬底区域执行的非晶化和低温再结晶；(ii)含在ATR化区边缘的缺陷区的沟槽隔离区的形成；以及(iii)沟槽隔离区设置在适当位置，执行高温缺陷去除退火。

说明书

技术领域

0001】本发明涉及晶体衬底结构，如高性能互补金属氧化物半导体(CMOS)电路，其中通过利用p沟道场效应晶体管(pFET)和n沟道场效益晶体管(nFET)的不同半导体表面取向增强载流子迁移率。更具体地，本发明涉及改进的非晶化/模板化(amorphization/templated)再结晶技术，其用于制造包括具有不同表面晶体取向的半导体的平面混合(hybrid)取向衬底结构。

背景技术

0002】半导体器件技术日渐依靠特殊半导体衬底来改善互补金属氧化物半导体(CMOS)电路中n沟道MOSFET(nFET)和p沟道MOSFET(pFET)的性能。例如，载流子迁移率对硅取向的强依赖关系导致了对混合取向的硅衬底的兴趣增加，其中nFET是在(100)取向的硅(电子迁移率较高的取向)中形成的，pFET是在(110)取向的硅(空穴迁移率较高的取向)中形成的，如M.Yang等人在“在具有不同晶体取向的混合衬底上制造的高性能CMOS”，IEDM 2003Paper 18.7中描述的那样。

0003】用于制造混合取向衬底，如在美国公开No.20050116291A1(2005年6月2日)中所揭示衬底的非晶化/模板化再结晶(ATR)方法通常从第一半导体层开始，该第一半导体层具有直接接合到第二半导体层的第一取向，该第二半导体层具有不同于第一层的第二取向。所选第一半导体层的区域是通过离子注入非晶化的，且然后用第二半导体层作为晶体模板再结晶到第二半导体层取向。

0004】图1A-1D示出美国公开No.20050116291A1“顶部非晶化/底部模板”的ATR方法形式，其用于形成块体混合取向Si衬底。在该形式的ATR中，被非晶化的第一半导体层在顶部，而用作模板的第二半导体层在底部。特别地，图1A示出起始衬底10，其包括具有第一晶体取向的顶部硅层20，具有与第一晶体取向不同的第二晶体取向的底部硅层或衬底30，和在它们之间的接合界面40。图1B示出形成填充电介质填充的浅沟槽隔离(STI)区50后的图1A中衬底(示为10’)。顶部硅层20的所选区然后经非晶化离子注入60从而产生一个或多个非晶化区70，如图1C所示。非晶化离子注入60通常以硅或锗离子执行。非晶化区70跨越上部硅层20的整个厚度，且延伸到较低的硅层30。然后使用较低硅层30作为模板，非晶化区70再结晶为第二晶体取向，从而产生(理想化的)平面混合取向衬底80，其具有再结晶的、改变取向的硅区90。在该例子中，硅区30和90的取向可具有(100)取向，而硅区20可具有(110)取向。

0005】与图1D所示的理想结果对比，图1C的结构中非晶化硅区70的再结晶通常导致图2A的结构，其带有射程末端缺陷(end-of-range defect)97和棱角缺陷99。射程末端缺陷已经深入研究并已经在，例如J.P.de Souza和D.K.Sadana编写的半导体手册：材料，特性和制备，卷3b，p.2033中报告，该手册由Mahajan(NorthHolland，1994)编辑，而棱角缺陷(corner defect)已经在之前由N.Durbure和K.S.Jones在“氧化沟槽对离子注入硅中缺陷形成和演化的影响”，“Mat.Res.Soc.Symp.Proc.810 C4.19(2004)中描述。在ATR后保留的射程末端缺陷97可通过作为再结晶工艺的一部分的包括高温(近似1300℃)退火处理来消除，如图2B所示。然而，该高温退火在消除棱角缺陷99时可能无效。虽然某些更强烈的退火(如几个小时以上且温度高于1300℃)可能在一定程度上有效，但因为考虑到包含在STI填充中的氧化层的反应和溶解，这不是优选的选择。

0006】图3A-3E示出棱角缺陷99相对可能包括ATR化区90的FET器件的几何构型。特别地，图3A-3E示出具有FET 112(图3B)和无FET 112(图3A)的ATR化区90的顶视图，FET 112包括栅极和栅电介质。附图标记50表示电介质填充的沟槽区。图3C-3E分别示出图3B的沿线C-C1，D-D1，和E-E1的横截面视图。在圆圈区118中棱角缺陷99是特别关心的，这里它们直接在FET 112的栅极和栅极电介质之下，并可对不需要的泄漏有贡献。

0007】可设计修复棱角缺陷99的方法，但似乎并不特别实用。例如，可再非晶化ATR化区至比初始非晶化浅的深度，然后再结晶。这仍然有棱角缺陷，但它们将较小，因为棱角缺陷大小与非晶化深度成比例，如上面提到的Burbure和Jones的出版物中讨论的那样。可替换地，可除去棱角缺陷区并以绝缘体或外延生长的硅取代它们。然而，该过程的步骤非常棘手。因此，显然优选的方法首先是避免形成棱角缺陷。

0008】棱角缺陷的形成可分别以图4A-E所示的STI之前ATR工艺避免。图4A示出如图1A所示的起始衬底10。图4B示出图4A的衬底10受到非晶化离子注入60从而产生一个或多个非晶化区120和无非晶化区20’。非晶化区120跨越整个上部硅层20的厚度，并延伸到下部硅层30中。非晶化区120然后用下部硅层30作为模板再结晶从而产生改变取向的硅区130，其被射程末端缺陷97在下面邻接并与潜在的缺陷性边缘区140横向邻接，如图4C所示。射程末端缺陷97然后通过高温缺陷去除退火工艺除去并留下退火的边缘区140’，如图4D所示。退火的边缘区140’然后被STI区150取代，如图4E所示。

0009】本申请人提供的图5A-5D示出相应于图4C的邻接区的横截面SEM图像，其针对100取向硅处理晶片上200纳米厚110取向的硅DSB(直接硅接合)层的情形。所有样品首先被涂敷以Cr，辟裂(cleaved)，然后经短Secco刻蚀至高亮界面和缺陷。Secco刻蚀包括HF，K₂CrO₇，和H₂O的混合物。图5A示出在再结晶退火前，以4E15/cm² 220keV Ge在10℃的衬底温度图案化非晶化后的样品。非晶化区155被100取向的衬底157在下面邻接并横向与无非晶化110取向DSB区159邻接。接合的界面161在硅衬底157和DSB区159之间。无非晶化DSB区包括在约10微米中心的5微米方形(与100取向的衬底的110方向对准)。图5B-5C示出在沿两个与100取向的衬底的110方向一致的垂直裂口(cleave)900℃/l分钟快速热再结晶退火后图5A的样品，其中一个沿DSB层的100方向而另一个垂直于它。区域163已经再结晶到衬底的100取向，与110取向的区域通过成角度界面165和/或167分开。

0010】图5B-5C中图像清楚地示出美国专利公开No.20050116291A1中教导的取向改变ATR方法可提供包括由成特征角度的邻接区横向分开的不同取向的硅区域的结构。这些邻接区中的形式和缺陷取决于再结晶被模板化的各种生长阵面(growth front)的动力学和晶面的初始取向；例如，缺陷区域171出现在图5B的图像中，而非在图5C的图像中。考虑到这些特征角度化的邻接区将具有未预期的或没有在现有技术中描述的使用的可能性，因此声明美国专利公开No.20050116291A1中教导的混合取向ATR方法可用来产生具有这些特征化的区别性边界的硅区，而不偏离原发明方法的范围。

0011】在解决棱角缺陷问题时，遗憾的是图4A-4E中STI之前ATR方法产生了另一个问题：当再结晶和高温缺陷消除退火在STI形成之前执行时，非ATR化硅区(或岛)20’可通过转换到下面衬底的取向而“消失”。图5D示出在该消失/转换过程早期阶段时(即，在炉温缓爬坡到1250℃之后)类似于图5C中的横截面。图像表明(至少对于嵌入到100取向的衬底中110取向的岛的情形)，非ATR化区的消失由底角逐步变圆或腐蚀开始，而非边缘区的横向转换。有趣的是，嵌入100取向的硅衬底的非ATR化110取向的硅岛的稳定性仅在110取向的岛的边缘(如图4中20’)被通过改变取向的硅区130邻接时才被考虑，因为被氧化物填充的沟槽接界的110取向的岛20’能够经受高温缺陷消除退火，其原始取向完好无损。

0012】美国专利公开No.20050116291A1中ATR方法的另一个考虑点是它们对离子注入非晶化的依赖性，通过该离子注入非晶化手段，初始取向信息从为取向改变选择的区域除去。实现所选区域中这类晶体到非晶体转换的可替换方法是高度必要的。

发明内容

0013】本发明提供用于形成低缺陷密度的混合取向衬底的ATR方法，其避免了以下问题(i)在ATR化区中的棱角缺陷，和(ii)非ATR化区的不希望的取向改变。

0014】具体地，本发明的ATR方法包括首先通过美国专利公开No.20050116291A1描述的现有技术处理步骤制造混合取向衬底。在’291公开中揭示的一个实施例中，混合取向衬底由以下步骤形成：(i)形成双层模板叠层(template stack)，其包括Si的直接硅接合(DSB)层，Si的直接硅接合(DSB)层具有设置在下面的具有第二表面取向(例如，100取向)的硅衬底上的第一表面取向(例如，110取向)，(ii)向下非晶化DSB层的所选区至下面的硅衬底层从而使DSB层具有非晶化的和初始取向的区域，和(iii)在第一温度或低于第一温度下执行再结晶退火从而转换DSB层的非晶化区为具有下面的硅衬底的取向的改变取向的硅区域。然后，形成绝缘体填充的浅沟槽隔离(STI)区，以横向地隔开DSB层的初始取向和改变取向的区。按照本发明，隔离区延伸到至少与DSB层厚度一样深的深度。在形成绝缘体填充的STI区后，在STI区位于现场的情况下，在高于第一温度的第二温度或低于第二温度下执行缺陷去除退火。

0015】更一般地，本发明方法包括：

0016】提供混合取向衬底，其包括设置在下面半导体衬底上的第一表面取向的直接半导体接合层，其中下面的半导体衬底具有第二表面取向，其中直接半导体接合层的所选区被非晶化并在第一温度或第一温度以下经历再结晶退火，为所述直接半导体接合层的所选区提供第二表面取向；

0017】形成电介质隔离区从而将具有所述第二表面取向的直接半导体接合层的所选区与具有所述第一表面取向的直接半导体接合层的区横向分开，其中电介质隔离区延伸到至少与直接半导体接合层厚度一样深的深度；以及

0018】在第二温度或低于第二温度下执行缺陷去除退火，该第二温度高于所述第一温度。

0019】该工艺流程的STI形成在非晶化和低温再结晶过程之后但在缺陷去除退火之前，避免了上述两个问题：(i)棱角缺陷，在这里ATR化区接触STI，和(ii)在高温缺陷去除退火过程中，非ATR(原始取向)化DSB层区转换到衬底取向。在该工艺流程中稍微更复杂的变体中，STI区的沟道是在缺陷去除退火之前形成的，并在缺陷去除退火之后填充以永久电介质，从而消除STI填充能够经受缺陷消除退火的要求。在两种工艺流程中，邻近非ATR化DSB区的ATR化区的边界可能在再结晶退火后含有缺陷。然而，这不是一个问题，因为这些缺陷边缘区是相当局域化的(通常仅具有约DSB层厚度一半的宽度)并通常被STI取代。

0020】虽然上面本发明的方法是具体针对块体硅衬底上硅DSB层的情形描述的，它们也可以用其他衬底(例如，绝缘体上硅(SOI)或绝缘体衬底上的半导体而非块体硅衬底)实现，以DSB和包括其他半导体材料(如含锗，硅的半导体，例如SiGe合金，这些材料进一步包括掺杂剂等)的衬底层执行，和/或以应变和无应变层的组合执行。

0021】此外，以下关键概念通常可应用到美国专利申请序列No.10/725850中描述的混合ATR方法的许多变体中，而不偏离本发明的范围：(i)通过在STI形成之前再结晶非晶化硅而避免Si/STI边界处棱角缺陷，(ii)使用设置在改变取向ATR化区和原始取向非ATR化区之间边界处的绝缘体填充的隔离沟道，从而消除潜在的缺陷边界区硅，和(iii)在高温缺陷去除退火过程中用STI或类STI特征来横向将这些区域彼此分开，从而保持改变取向ATR化区和原始取向非ATR化DSB层区的再结晶后的尺寸(dimension)。例如，本发明也可应用到利用底部非晶化和顶部模板化的ATR方案，或掩埋的绝缘体层是在ATR之后创建的方案中。

0022】本发明进一步的方面教导使用激光诱导熔化作为形成混合取向衬底中离子注入非晶化的可替换方法或其辅助方法。例如，这里所述的用于取向改变ATR处理选择和美国专利公开No.2005011629A1的原始方法中的双层模板叠层的区域可以经历激光熔化工艺处理，激光熔化工艺处理熔化到分开不同取向的上部硅层和下部硅层的接合表面以下的深度。所得到的激光熔化区然后使用下部硅层作为模板从熔化状态再结晶。

0023】更一般地，用于形成混合取向衬底的本发明的这方面包括以下步骤：提供起始衬底，其包括设置在具有第二表面取向的下面半导体衬底层上的第一表面取向的直接半导体接合层，熔化和再结晶直接半导体接合层的所选区域，从而提供具有第二表面取向的所述直接半导体接合层的所选区域。

0024】下面半导体衬底可以是例如块体半导体晶片或绝缘体上半导体层。绝缘体填充的隔离区可形成在为取向改变熔化和再结晶选择的区域与没有为取向改变熔化和再结晶选择的区域之间。附加的缺陷去除退火可在再结晶之后执行，如上所述。

附图说明

0025】图1A-1D是(通过横截面示图)示意图表示，其示出用于形成混合取向Si衬底的理想的顶部非晶化/底部模板化ATR之前STI的现有技术工艺；

0026】图2A-2B是(通过横截面示图)的示意图表示，其示出在图1中现有技术的ATR之前STI工艺后余下的缺陷的类型和位置；

0027】图3A-3E通过平面图(图3A和3B)和横截面示图(图3C-3E)示出与FET器件有关的棱角缺陷的几何构型，FET器件包括改变取向ATR化区；

0028】图4A-4E是(通过横截面示图)的示意图表示，其示出用来形成混合取向Si衬底的理想的顶部非晶化/底部模板化STI之前ATR现有技术工艺；

0029】图5A-5D示出混合取向衬底的ATR化和非ATR化区域之间边界区域的横截面SEM图像，该衬底初始包括100取向的硅处理晶片上110取向的硅DSB层：在非晶化之后但在再结晶之前(图5A)，在900℃再结晶退火之后(图5B和5C)，和在1250℃退火之后(图5D)；

0030】图6A-6E是(通过横截面示图)的示意图表示，其示出本发明用于形成低缺陷密度的混合取向衬底的方法的优选实施例的步骤；

0031】图7A-7K是(通过横截面示图)的示意图表示，其示出图6A-6E所示方法的“可去除(disposable)STI填充”变体；

0032】图8A-8B是(通过横截面示图)的示意图表示，其示出图6A-6E和7A-7K针对SOI情形的初始结构和最后结构；以及

0033】图9A-9F是(通过横截面示图)的示意图表示，其示出底部非晶化/顶部模板化情形的本发明方法。

具体实施方式

0034】下面通过参考附图更详细说明本发明。在附图中，相似和相应的元素由相似附图标记表示。注意，表示在本发明多种处理步骤的过程中的结构的本发明附图是为说明性目的提供的，且因此没有按比例示出。

0035】首先参考图6A-6E，其(通过横截面示图)示出本发明方法优选实施例的步骤，该方法用来形成低缺陷密度混合取向衬底，即，没有棱角缺陷而有低残余射程末端缺陷浓度(＜10⁷/cm²)的混合取向衬底。图6A示出起始衬底200包括具有第一晶体取向的上部硅层220，具有不同于第一取向的第二晶体取向的下部硅层或衬底230，和其间的接合界面240。图6B示出图6A的衬底200经非晶化离子注入60从而产生一个或多个非晶化的区250和无非晶化的区220’。虽然没有在图6B中示出，非晶化离子注入60通常是覆盖注入(blanketimplant)，而区220’通常被某些类型的光刻胶掩蔽。非晶化区250跨越上部硅层220的整个厚度，并延伸到下部硅层230中。非晶化区250然后由初始再结晶退火再结晶从而产生改变取向硅区260，该区260具有下面硅层230(其用作模板)的取向。改变取向ATR化区260现在在下面被射程末端缺陷270邻接并被边缘区280横向邻接，如图6C所示。图6D示出形成电介质隔离区，如电介质填充的浅沟槽隔离(STI)区290后图6C的结构，STI区290的位置和尺寸通常被设计来含有缺陷边缘区280。为了防止随后的高温退火中原始取向、非ATR化区220’的不必要的取向改变，隔离区290应在界面240下面延伸。射程末端缺陷270然后被高温缺陷去除退火除去从而制造图6E的混合取向的衬底结构300，其具有低缺陷密度的改变取向ATR硅区310和非ATR化原始取向硅区220’，STI区290位于它们之间。然后用本领域公知技术在衬底300上制造诸如FET的器件和其他电路元件(未示出)。

0036】参考图6A，硅层220和230的取向可从100，110，111和其他主米勒指数(major Miller indices)及次米勒指数(minor Millerindices)中选择。例如，在本发明优选实施例中，上部硅层220可具有110取向，而下部硅层230可具有100取向。可替换地，上部硅层220可具有100取向且下部硅层230可具有110取向。

0037】如美国专利申请序列No.10/725850和11/031142中讨论的那样，用于转换图6B的结构为图6C的结构的初始再结晶退火可以任意的各种现有技术再结晶条件执行，如从约500℃到约900℃的温度。在惰性环境中约600℃到约650℃的温度退火约1分钟到约2小时被认为是特别优选的。一般的，退火温度应高到足以产生合理的再结晶速率，且低到足以确保再结晶是模板化的(而非自发的和随机的)。没有在美国专利公开No.20050116291A1中讨论的附加考虑是再结晶应在足够温和条件下执行从而保持非ATR化区220’的完整性。然而，非ATR化区220’预期在通常用于再结晶退火的范围内的所有温度足够稳定。此外，非ATR化区220’中某些尺寸改变甚至是可容忍的，因为如上面参考图5D说明的那样，非ATR化区220’的消失是逐步底部棱角变圆开始的，而非通过边缘区的横向转移。作为选择合适再结晶退火的指导，注意到可检的测棱角变圆可在1050℃退火2小时后能在图5A-5D的样品中观察到。

0038】具体地，注意到用于连接图6D中结构至图6E中衬底结构300的缺陷去除退火通常是在现场位置有保护性盖层以及范围在约1200℃到约1320℃之间的温度执行。然而，应该注意如果剩余缺陷不会不利地影响随后器件的性能和可靠性，则高温缺陷去除退火可以可选地省略或在较低温度(如在约1000℃到约1200℃之间的范围)执行。有趣的是，已经发现射程末端损坏开始消失的温度/时间条件与非ATR化区开始底部棱角变圆的条件相当一致。

0039】图7A-7K(通过横截面示图)示出图6A-6E中方法的“可去除STI填充”变体。特别地，图7A示出图6C的结构，其按照结合图6A-6B中的结构描述的工艺步骤形成。图7B示出在硬掩膜层320沉积和图案化后图7A的结构，该掩膜层也作为抛光停止层。硬掩膜层320通常将包括薄(数量级约5到约10纳米)SiO₂下层和较厚的氮化硅上层。图7C示出图7B的结构在沟槽刻蚀形成空腔330后的情形。空腔330然后被部分或完全地用一个或多个可去除电介质填充从而形成图7D的结构(其中空腔330部分地用电介质340填充)或图7E(其中空腔330完全用电介质340’填充)。电介质340保护硬掩膜层320和沟槽330的侧面免于在缺陷去除退火中氧化。电介质340优选为SiO₂且相对于硬掩膜层320可选择性地除去。图7F示出图7D的结构在缺陷去除退火后的情形(其细节在上面结合图6讨论)，其除去射程末端范围的损坏环(damage loop)270。图7G示出图7F的结构在去除可去除电介质340后的情形。图7H示出图7G的结构在沉积一个或多个永久电介质350以填充和过填充空腔330后的情形。电介质350然后被平面化，停止在抛光停止层320上从而形成具有填充的STI区350’的图7H的结构。最后，抛光停止层320被除去从而形成图7J的结构，STI区350’被轻微刻蚀从而形成具有平面STI区350”的图7K的结构。

0040】虽然图6A-6E和图7A-7K的工艺流程是为块体硅衬底上硅DSB层的情形示出的，同样的工艺流程也可以以其他衬底(例如，绝缘体上硅(SOI)或绝缘体上半导体衬底而非块体硅衬底)执行，以DSB和包括其他半导体材料衬底层(如锗，含硅半导体，如SiGe合金，这些材料进一步包括掺杂剂，等)执行，和/或以应变的和无应变层的任意组合形成，从而制作美国专利公开No.20050116291A1中描述的任意结构。

0041】图8A-8B(通过横截面示图)示出图6A-6E和图7A-7K中在SOI衬底上执行的工艺流程的初始结构和最终结构。图8A示出包括处理晶片(handle wafer)510，掩埋的绝缘体层520，具有第一晶体取向的DSB层530，和具有与第一取向不同的第二取向的SOI层540的起始衬底500，图8B示出最后结构，其包括初始DSB的较小区域530’和540’及SOI层530和540，STI区550和改变取向ATR化区560。

0042】如上所述，以下关键概念通常可应用到美国专利公开No.20050116291A1中描述的混合ATR方法的许多变体中，而不偏离本发明的范围：(i)通过在STI形成之前再结晶非晶化硅而避免Si/STI边界处棱角缺陷，(ii)使用设置在改变取向ATR化区和原始取向非ATR化区之间边界处的绝缘体填充的隔离沟道，从而消除潜在的缺陷边界区硅，和(iii)在高温缺陷去除退火过程中用STI或类STI特征来横向将这些区域彼此分开，从而保持改变取向ATR化区和原始取向非ATR化DSB层区的再结晶后的尺寸(dimension)。例如，本发明也可应用到利用底部非晶化和顶部模板化的ATR方案，或掩埋的绝缘体层是在ATR之后创建的方案中。

0043】具体地，低缺陷密度混合取向绝缘体上半导体衬底可通过利用底部非晶化/顶部模板化方案实现，其包括以下步骤：在绝缘衬底层上形成双层模板层叠层，所述双层叠层包括具有第一取向的第一底部单晶绝缘体上半导体层，和具有不同于第一取向的第二取向的第二上部单晶半导体层；在所选区域中非晶化双层模板叠层的下部半导体层从而形成局域化的非晶化区；在第一温度或低于第一温度下执行再结晶退火从而转换下部半导体层的非晶化区为具有上部半导体层的取向的改变取向硅区；除去叠层的上部半导体层从而暴露下部半导体层；形成绝缘体填充的浅沟槽隔离(STI)区从而横向分开下部半导体的原始取向区和改变取向区，其中隔离区接触绝缘衬底层；以及在高于第一温度的第二温度或低于第二温度下执行缺陷去除退火。

0044】图9A-9F(通过横截面示图)示出该工艺流程的步骤。具体地，图9A示出起始衬底600，其包括具有第一晶体取向的上部硅层610和具有不同于第一取向的第二晶体取向的下部硅层620，以及它们之间的接合界面630。下部硅层620设置在衬底650上的掩埋绝缘体层640上。图9B示出图9A中的衬底经历非晶化离子注入660以产生一个或多个表面非晶化区670和无非晶化区660’。虽然没有在图6B中示出，非晶化离子注入660通常是覆层注入，且区域660’通常被某种类型的光刻胶掩蔽。非晶化区670跨越下部硅层620的整个厚度并延伸到上部硅层610中。非晶化区670然后通过在第一温度或低于第一温度的再结晶退火而再结晶，从而产生具有上覆硅层610(其用作模板)的取向的改变取向ATR化硅区680。ATR化区680现在在上面被“射程开始(beginning-of-range)”缺陷690邻接并被缺陷边缘区700横向邻接，如图9C所示。图6D示出图9C的结构在通过诸如热氧化/湿刻蚀或化学机械抛光除去上部硅层610后的情形。图9E示出图9D的结构在形成电介质隔离区如电介质填充的浅沟槽隔离(STI)区720后的情形，该STI区720通常含有缺陷边缘区700。

0045】射程开始缺陷690然后通过高温缺陷去除退火除去从而产生图9F中的混合取向衬底结构750，其中共面低缺陷密度改变取向ATR化硅区760具有第一晶体取向，而非ATR化硅区660’具有第二(原始)晶体取向，STI区750在这两个区之间。诸如FET和其他电路元件(未示出)的器件然后用本领域公知的技术制造在衬底750上。

0046】图9A-9F的工艺流程中再结晶退火和缺陷去除退火的条件类似于参考图6A-6E的工艺流程描述的条件。与图7A-7K中工艺流程的情形一样，图9A-9F中的绝缘体填充的沟槽可替换地在缺陷去除退火之前用可除去绝缘体完全填充或部分填充，其中在缺陷去除退火后可除去绝缘体以永久绝缘体取代。

0047】高温退火可引起嵌埋在不同取向的硅衬底中的一个取向的单晶硅岛区经历取向变化并留下与衬底取向相同的岛的现象在上面背景技术部分做了介绍，其既是本发明的主要动机也是要避免的问题。然而，应该注意引起该缺陷的同一退火条件有时可有利并有意地用来改变这类岛的大小，形状，和/或数目。例如，某些温度范围内的退火可引起这些岛底部棱角变圆，如图5D所示，或引起它们完全消失。

0048】可替换的，所选岛可通过以保护性(填充的或空的)沟槽在足够使剩余(未保护的)岛消失的时间/温度条件退火之前横向包围它们而得以保持。

0049】本发明进一步的方面教导了激光诱导熔化用作离子注入非晶化的替换或辅助。例如这里所述的和美国专利公开No.20050116291A1中原始方法的为取向改变ATR处理选择的双层模板叠层区可经历激光熔化处理，其被熔化到分开不同取向的上部和下部硅层的接合界面以下的深度。最终激光熔化区然后用下部硅层作为模板从熔化状态再结晶。

0050】激光熔化的关键问题是要求熔化深度(i)在经历取向变化的各区域中延伸超出接合界面(从而确保以下部硅层为模板)，和(ii)在未经历取向改变的各区域中保留在上部硅层内(从而确保以上部硅层为模板并返回到原始取向)。通过使用覆盖(blanket)激光辐照，在需要深度熔化(和最高的吸收激光能流)处在硅区顶部有抗反射(AR)涂层，且在需要浅或无熔化处在硅区顶部没有涂层或多个反射涂层，这些要求最容易满足。为了最小化横向模板，激光辐照可在STI现场定位后执行。熔化深度控制和选择性也可通过使用离子注入改善从而非晶化要用激光熔化的区域，因为非晶硅熔点比晶体硅熔点低几百度，因此可在低于用于熔化晶体硅的阈值的能流下诱导熔化。

0051】虽然已经参考优选实施例具体示出并说明了本发明，本领域技术人员可以理解，可不偏离本发明的精神和范畴，做出上述和其他的形式和细节上变化。因此，本发明不局限于这里所述和所示的精确形式和细节，本发明由权利要求限定的范围界定。