采用干法刻蚀技术实现RTD与HEMT单片集成的方法

摘要

一种采用干法刻蚀技术实现RTD与HEMT单片集成的方法，包括如：在衬底上依次生长典型的HEMT材料结构和RTD材料结构；光刻出RTD发射区的图形制备AuGeNi金属层，形成RTD金属发射极；光刻，形成有源区；光刻出HEMT的源漏电极；高温退火；光刻出HEMT栅槽图形刻蚀掉部分重掺杂帽层；在器件表面淀积生长一层钝化介质层；光刻出HEMT的栅电极图形生成TiPtAu金属作为HEMT器件的栅电极；光刻出引线孔；光刻出引线互连区域，蒸发或溅射厚TiAlTiAu金属电极，去胶剥离。

说明书

技术领域

本发明属于半导体技术领域，特别是在III-V族衬底上制备共振隧穿二极管与晶体管单片集成电路工艺方面。

背景技术

自上世纪六十年代硅大规模集成电路实现产业化大生产以来，一直遵循摩尔定律，通过特征尺寸的缩小改善电路性能，实现更高的集成度，更快的速度以及更低的功耗。正由于此，上世纪末，Intel公司将集成度和性能都达到空前高水平的奔腾处理器芯片和个人计算机送到用户手中。目前MOSFET特征尺寸已达到45nm，而后随着特征尺寸向纳米尺度靠近，量子效应逐渐显现并占据主导地位，一些诸如金属互连、电流隧穿以及功耗等问题日益突出，将极大阻碍其向前发展的进程，按比例缩小的办法继续将更加困难。理论分析指出20-30nm可能是CMOS器件特征尺寸的物理极限，这不仅是指量子尺寸效应对现有器件特性影响所带来的物理限制和光刻技术的限制问题，更重要的是将受材料自身性质的限制。

为了减小器件特征尺寸，从而达到整体提升器件性能的目的，人们希望找到其它的方法来避开上述困难。在设法抑制短沟道效应的实验中发现，当特征尺寸接近物理极限时，基于量子隧道效应的隧道效应器件比传统MOSFET好。换言之，基于隧道效应器件的量子器件比MOSFET更适合于纳米电子学的发展。

共振隧穿二极管(RTD)是一种利用纳米尺度上的隧穿效应实现开关特性的量子器件。作为率先实用化以及当前发展最成熟的纳米电子器件，RTD峰谷转换频率的理论值高达2.5THz，实际器件振荡频率达到712GHz，实际器件开关时间达到1.5ps。由于它的高速度与低功耗，同时其所特有的微分负阻特性可以简化电路的复杂性，吸引着人们的关注。RTD最主要的优点，一是它所具有的、多重稳态特性可以用来制作出十分紧凑的电路，二是它的本征速度可进入GHz范畴。RTD如今已经在诸如A/D和D/A转换器、触发器、时钟量化器、分频器、移位寄存器、加法器、存储器、可编程逻辑门等许多方面得到了应用。

材料方面，RTD主要采用分子束外延(MBE)技术或金属有机化合物汽相淀积(MOCVD)技术生长厚度合适的窄禁带半导体薄层制得量子阱区，在其上再生长宽禁带半导体层得到势垒层。由于MOCVD和MBE技术生长的薄层厚度可控制在几个纳米以内，量子阱和势垒的厚度都可控制在几个纳米内。RTD的势垒厚度相当于MOSFET的“沟道”长度，电子渡越这种“沟道”靠的是比漂移运动快得多的量子隧穿运动，因而RTD的速度性能应比MOSFET好。而RTD事实上不存在MOSFET那样的沟道，所以不会出现短沟道效应。其所特有的微分电阻特性可用较少数量的器件完成相当的功能：如用两个背靠背连接的RTD和一个晶体管构成SRAM单元，既节省芯片面积，又降低功耗。制作RTD的材料主要是III-V族化合物半导体，最合适的是InAlAs/InGaAs材料系，即以量子阱为窄禁带半导体InGaAs，势垒为宽禁带半导体AlAs。InP和GaAs与硅不同，它们都是直接带隙材料，具有电子饱和漂移速度高，耐高温，抗辐照等特点。在超高速、超高频、低功耗、低噪音器件和电路，特别在光电子器件和光电集成方面占有独特的优势。

由于RTD属于两端器件，不能实现电流的调制，因此在形成电路时需要与三端器件相结合。由于具有高的电子迁移率，GaAs和InP等化合物半导体材料制造的高速器件，在微波毫米波范围内得到广泛应用，高电子迁移率晶体管(HEMT)便是其中的代表。利用半导体平面工艺将基于量子隧穿效应的RTD和HEMT等器件在GaAs或InP衬底上集成起来，所形成的电路不仅保持了高频率、低噪声和低功耗的特点，而且比实现相同功能的其它器件电路所需的元件数要少得多，因此大大简化了电路结构，减小了芯片面积，提高了集成度，在数字以及混合电路中有着重要的应用。

目前RTD与HEMT的单片集成主要采用湿法腐蚀的方法实现的，但由于湿法工艺普遍存在着侧向腐蚀，不能精确控制器件的尺寸，不适应小尺寸器件电路的制作。而且由于湿法的一致性问题不能在整个片子上(尤其是4英寸以上)实现较均匀的腐蚀，不利于大规模器件的集成，并不适应产业化批量生产的需要。

发明内容

本发明的目的在于，提供一种采用干法刻蚀技术实现RTD与HEMT单片集成的方法，对器件造成的损伤低，同时方向性更好，更适用于微小尺寸的制作；使小线条工艺得以实现，提高了良品率，适用于未来微纳米尺寸RTD与HEMT单片集成电路产业化生产的需要。

本发明一种采用干法刻蚀技术实现RTD与HEMT单片集成的方法，其特征在于，包括如下步骤：

步骤1：在衬底上采用分子束外延或金属有机化学气相电极的方法依次生长典型的HEMT材料结构和RTD材料结构；

步骤2：光刻出RTD发射区的图形，采用蒸发或溅射的方法制备AuGeNi金属层，去胶剥离，形成RTD金属发射极；

步骤3：采用非选择ICP干法刻蚀技术，以RTD金属发射极作为掩蔽，刻蚀RTD结构到重掺杂的InGaAs收集区接触层；

步骤4：采用高选择性的湿法腐蚀液去除残余的InGaAs层，露出中间的选择性腐蚀停止层；

步骤5：去除选择性腐蚀停止层；

步骤6：光刻，形成有源区，采用ICP干法刻蚀技术刻蚀有源区外部分至半绝缘InP衬底，去胶；

步骤7：光刻出HEMT的源漏电极，蒸发或溅射AuGeNi金属制备HEMT源电极、漏电极；

步骤8：在保护气体气氛下实行快速高温退火；

步骤9：光刻出HEMT栅槽图形，采用选择性ICP干法刻蚀技术刻蚀掉部分重掺杂帽层，刻蚀停止于InAlAs势垒上，去胶；

步骤10：在器件表面淀积生长一层钝化介质层；

步骤11：光刻出HEMT的栅电极图形，挖去部分的钝化介质层，采用蒸发或溅射的方法生成TiPtAu金属作为HEMT器件的栅电极；

步骤12：光刻出引线孔，挖去金属电极上面的钝化介质层，去胶；

步骤13：光刻出引线互连区域，蒸发或溅射厚TiAlTiAu金属电极，去胶剥离。

其中衬底为半绝缘InPIII-V族衬底。

其中HEMT材料结构包括依次生长的InAlAs缓冲层、InGaAs沟道、InAlAs隔离层、delta掺杂层、InAlAs势垒、重掺杂InGaAs帽层以及InP选择性腐蚀停止层。

其中RTD材料结构包括依次生长的重掺杂的InGaAs收集区接触层、InGaAs收集区隔离层、AlAs势垒、InGaAs/InAs/InGaAs阱、AlAs势垒、InGaAs发射区隔离层以及重掺杂的InGaAs发射区接触层。

其中光刻步骤采用常规的光学方法或采用电子束投影光刻或浸入式光刻技术的方法实现。

其中最后的引线互连，采用常规的介质层上金属互连或采用空气桥技术进行互连。

其中衬底既可以是InP，也可以是GaAs，GaN等化合物半导体；

其中HEMT材料结构和RTD材料结构的生长，使用MBE的方法或使用MOCVD方法，或是二者结合的方法生长。

其中高选择性的湿法腐蚀液是无机酸溶液或有机酸溶液。

其中所述的退火时间为10秒到30分钟，退火温度为200-500摄氏度。

其中钝化介质层是氧化硅或氮化硅或者氮氧化硅绝缘介质层。

本发明的干法刻蚀与湿法腐蚀技术相比，在刻蚀均匀性、方向性以及提高良品率等方面都具有很大优势，广泛应用于工业化生产中。感应耦合等离子体(ICP)刻蚀在低的电压偏置下产生较高的等离子体浓度，与一般的干法刻蚀技术如反应离子束刻蚀(RIE)相比对器件造成的损伤低，同时方向性更好，更适用于微小尺寸的制作。由于具有较好的刻蚀均匀性，使下面的HEMT结构界面保持平整，有利于HEMT阈值电压与跨导一致性的改善。采用低损伤，可重复的ICP干法刻蚀工艺代替传统湿法腐蚀，各向异性腐蚀代替各向各向同性腐蚀，既解决了整片刻蚀的一致性问题，又使小线条工艺得以实现，提高了良品率，适用于未来微纳米尺寸RTD与HEMT单片集成电路产业化生产的需要。

附图说明

为了进一步说明本发明的内容，以下结合实施例对本发明做一详细的描述，其中：

图1是本发明的材料结构图；

图2是本发明的光刻生成RTD台面后的器件横截面图；

图3是本发明的光刻器件隔离后横截面图；

图4是本发明的光刻生成HEMT源漏电极后的器件剖面图；

图5是本发明的光刻腐蚀栅槽后的器件横截面图；

图6是本发明的淀积氧化硅钝化介质层后的器件横截面图；

图7是本发明的光刻生成HEMT栅电极后的器件横截面图；

图8是本发明的光刻挖出引线孔后的器件横截面图；

图9是本发明的光刻引线互连加厚后的器件最终的横截面图。

具体实施方式

请参阅图1至图9，本发明一种采用干法刻蚀技术实现RTD与HEMT单片集成的方法，包括如下步骤：

步骤1：在衬底100上采用分子束外延或金属有机化学气相电极的方法依次生长典型的HEMT材料结构200和RTD材料结构300(图1中)，该衬底100为半绝缘InPIII-V族衬底；所述的HEMT材料结构200包括依次生长的InAlAs缓冲层101、InGaAs沟道102、InAlAs隔离层103、delta掺杂层、InAlAs势垒104、重掺杂InGaAs帽层105以及InP选择性腐蚀停止层106；所述的RTD材料结构包括依次生长的重掺杂的InGaAs收集区接触层107、InGaAs收集区隔离层108、AlAs势垒109、InGaAs 110/InAs111/InGaAs 112阱、AlAs势垒113、InGaAs发射区隔离层114以及重掺杂的InGaAs发射区接触层115；所述的衬底既可以是InP，也可以是GaAs，GaN等化合物半导体；

所述的HEMT材料结构200和RTD材料结构300的生长，使用MBE的方法或使用MOCVD方法，或是二者结合的方法生长

步骤2：光刻出RTD发射区的图形，采用蒸发或溅射的方法制备AuGeNi金属层120，去胶剥离，形成RTD金属发射极(图2中)，所述的光刻步骤采用常规的光学方法或采用电子束投影光刻或浸入式光刻技术的方法实现；

步骤3：采用非选择ICP干法刻蚀技术，以RTD金属发射极作为掩蔽，刻蚀RTD结构到重掺杂的InGaAs收集区接触层107；

步骤4：采用高选择性的湿法腐蚀液去除残余的InGaAs层107，露出中间的选择性腐蚀停止层106；所述的高选择性的湿法腐蚀液是无机酸溶液或有机酸溶液；

步骤5：去除选择性腐蚀停止层106；

步骤6：光刻，形成有源区，采用ICP干法刻蚀技术刻蚀有源区外部分至半绝缘InP衬底100，去胶(图3中)；

步骤7：光刻出HEMT的源漏电极，蒸发或溅射AuGeNi金属制备HEMT源电极121、漏电极122(图4中)；

步骤8：在保护气体气氛下实行快速高温退火，所述的退火时间为10秒到30分钟，退火温度为200-500摄氏度；

步骤9：光刻出HEMT栅槽图形，采用选择性ICP干法刻蚀技术刻蚀掉部分重掺杂帽层105，刻蚀停止于InAlAs势垒104上，去胶(图5中)；

步骤10：在器件表面淀积生长一层钝化介质层130(图6中)，其中钝化介质层130是氧化硅或氮化硅或者氮氧化硅绝缘介质层；

步骤11：光刻出HEMT的栅电极图形，挖去部分的钝化介质层130，采用蒸发或溅射的方法生成TiPtAu金属作为HEMT器件的栅电极123(图7中)；

步骤12：光刻出引线孔，挖去金属电极上面的钝化介质层130，去胶(图8中)；

步骤13：光刻出引线互连区域，蒸发或溅射厚TiAlTiAu金属电极，去胶剥离(图9中)，最后的引线互连，采用常规的介质层上金属互连或采用空气桥技术进行互连。

实施例

请再参阅图1-图9，本发明一种采用干法刻蚀技术实现RT D与HEMT单片集成的方法，包括如下步骤：

步骤1：在半绝缘InP衬底100上采用分子束外延的方法依次生长HEMT和RTD的材料结构：HEMT结构包括2000A非掺杂InAlAs缓冲层101，150A非掺杂InGaAs沟道102，30A非掺杂InAlAs隔离层103，4×1012cm-2 delta平面掺杂层，200A非掺杂InAlAs势垒104以及200A重掺杂InGaAs帽层105。紧接着是50AInP选择性腐蚀停止层106，以及RTD结构，包括重掺杂的500AInGaAs收集区接触层107，50A非掺杂的收集区隔离层108，16A非掺杂AlAs势垒109，13A非掺杂InGaAs阱110，18A非掺杂InAs子阱111，13A非掺杂InGaAs阱112，16A非掺杂AlAs势垒113，50A非掺杂InGaAs发射区隔离层114以及500A重掺杂的InGaAs发射区接触层115。生长完毕的材料结构如图1所示；

步骤2：采用电子束投影光刻出RTD发射区的图形，面积为1×1um2，采用电子束蒸发的方法蒸发Ni/Ge/Au/Ni/Au(50A/300A/800A/50A/1000A)金属，去胶剥离，形成RTD发射极120。电子束投影光刻有利于小尺寸的制作，本步光刻也可采用普通光学光刻或者浸入式曝光的方法实现；

步骤3：采用ICP干法刻蚀技术，以RTD发射极120作为掩蔽，刻蚀RTD结构到重掺杂的InGaAs收集区接触层107，此步为非选择性刻蚀，反应气体为Cl2，射频功率为15W，直流偏压30V。ICP刻蚀在低直流偏压下可产生高的等离子体密度，与湿法腐蚀相比具有方向性好、刻蚀表面一致性好的优点，广泛应用于化合物半导体与深硅刻蚀工艺中；

步骤4：采用高选择性的柠檬酸腐蚀液去除残余的InGaAs层，露出InP选择性腐蚀停止层106。其中柠檬酸腐蚀液的配比为C6H8O7∶H2O2＝2∶1，pH值为5.5，除此之外以丁二酸为代表的有机酸类也可用于此步选择性的腐蚀；

步骤5：在1∶10的稀盐酸中漂5s钟去除InP选择性腐蚀停止层106，如图2所示；

步骤6：光刻出需要隔离的部分，采用ICP干法刻蚀到半绝缘InP衬底100，此步为非选择性刻蚀，反应气体为Cl2，射频功率为15W，直流偏压30V。去胶后如图3所示；

步骤7：光刻出HEMT的源漏电极，蒸发Ni/Ge/Au/Ni/Au(50A/300A/800A/50A/1000A)金属生成HEMT漏电极121和源电极122，如图4所示；

步骤8：在N2∶H2＝2∶1的混合气氛下，在500摄氏度条件下退火10秒。过度退火使杂质离子进入到非掺杂的阱区，造成RTD峰谷电流比的下降，而退火不足不易形成良好的欧姆接触，造成器件直流特性的下降；

在N2∶H2＝2∶1的混合气氛下，在360摄氏度条件下退火1分钟。过度退火使杂质离子进入到非掺杂的阱区，造成RTD峰谷电流比的下降，而退火不足不易形成良好的欧姆接触，造成器件直流特性的下降；

在N2∶H2＝2∶1的混合气氛下，在200摄氏度条件下退火30分钟。过度退火使杂质离子进入到非掺杂的阱区，造成RTD峰谷电流比的下降，而退火不足不易形成良好的欧姆接触，造成器件直流特性的下降；

步骤9：光刻出HEMT栅槽图形，采用选择性ICP干法刻蚀技术刻蚀掉重掺杂帽层105，刻蚀停止于InAlAs势垒104上。此步刻蚀为选择性刻蚀，反应气体为比例1∶3的SF6与BCl3的混合气体，射频功率为15W，直流偏压30V，去胶后如图5所示。干法刻蚀通过对反应气体的选择可实现对不同材料的选择性腐蚀，而ICP具有低损伤的特点，采用ICP技术进行选择性刻蚀，既保持了对不同材料结构的高选择性，又在方向性与表面一致性等方面得到了改善，适用于未来小尺寸大规模集成电路的需要；

步骤10：采用PECVD的方法生长一层SiO₂钝化介质层130，厚度为3000A，如图6所示。生长温度300摄氏度，功率15W，厚的氧化硅有利于减少结面电容；

步骤11：光刻出HEMT的栅电极图形，使用BOE氧化硅腐蚀液去除表面的SiO₂钝化介质层130，采用电子束蒸发的方法蒸发Ti/Pt/Au(500A/500A/2000A)金属作为HEMT器件的栅电极123，如图7所示；

步骤12：光刻出引线孔图形，使用BOE氧化硅腐蚀液去除金属电极上面的SiO₂钝化介质层130，去胶后如图8所示；

步骤13：光刻出引线互连加厚的区域，采用电子束蒸发的方法蒸发Ti/Al/Ti/Au(500A/8000A/1500A/2000A)电极，去胶剥离，最终形成如图9所示的结构。在工艺允许的情况下尽量加厚电极，厚的互连电极可降低串联电阻，从而提高电路的直流与高频性能。