包含用于驱动静电型致动器的电路的半导体集成电路、MEMS及静电型致动器的驱动方法

摘要

半导体集成电路具有静电型致动器、检测电路、存储电路及偏置电路。上述静电型致动器具有上部电极、下部电极及在上述上部电极和上述下部电极间配置的上述绝缘膜。上述检测电路检测上述静电型致动器的上述绝缘膜中所积蓄的上述电荷量。上述存储电路存储由上述检测电路检测的上述电荷量的检测结果。上述偏置电路根据上述存储电路存储的上述检测结果，使用于驱动上述静电型致动器的驱动电压变化。

说明书

对相关文献的交叉引用

本发明基于并要求在先的日本专利申请2006年2月9日No.2006-032587的优先权，在这里结合并参考其整个内容。

技术领域

本发明涉及利用致动器的微型机器或MEMS(Micro-Electo-Mechanical Systems：微电机系统)技术，例如，涉及利用包含静电型致动器的开关、可变电容元件等的半导体集成电路，及静电型致动器的驱动方法。

背景技术

利用静电型致动器的MEMS开关的结构，例如已被美国专利第5,578,976号说明书公开。为了使MEMS开关成闭合状态，在静电型致动器的上部电极和下部电极之间施加电位差，使这些电极间的静电引力超过固定上部电极的梁的弹性力。通常，为了成闭合状态，需要在上部电极和下部电极之间加上大于等于20V的电位差。以下，称该电位差的绝对值为电压Vs。

在闭合状态的MEMS开关中，成为静电型致动器的上部电极和下部电极隔着绝缘膜接在一起的状态。这时，由于上部电极和下部电极之间有大于等于20V的电位差，通过FN隧道或普尔-弗伦克尔机构，电荷被注入到绝缘膜并被俘获。把这一现象称为静电型致动器的介质充电。

由于介质充电而在绝缘膜中积累的电荷量十分大时，即使上部电极和下部电极之间的电位差是0V，绝缘膜中的电荷也被拉近上部电极，不能使开关从闭合状态变成断开状态。把该现象称为由介质充电引起的静态阻力。

为了抑制静态阻力，上部电极和下部电极间电压的偏置方法记载在下面的G.M.Rebeiz所著的“RF MEMS Theory，Design，and Technology”(发表于Wiley-Interscience，2003，pp.190-191中)。该偏置方法的特点是以下三点。

(1)使保持电压Vh比电压Vs低。

(2)每次反转给上部电极和下部电极的驱动电压的正负(双极促动)。

(3)在开关保持状态，继续施加振幅Vh的正负脉冲。

这里，所谓保持电压Vh，是使处于断开状态的开关成闭合状态后，为了保持该闭合状态(保持状态)而需要的上部电极和下部电极间的电位差。由于上部电极和下部电极间的静电引力与两电极间距离的倒数平方成比例，所以保持电压Vh可能比电压Vs低。

使用包括上述(1)～(3)的三点的偏置方法，可能削减绝缘膜中俘获的电荷量，但不能使其完全消失。原因是在提供正脉冲和负脉冲期间注入的电荷量不同。这是因为电荷注入机构不对称。因而，在保持状态如果重复正电压脉冲和负电压脉冲的切换充分长时间，则绝缘膜中的电荷量慢慢增加，最终产生静态阻力。

发明内容

从第1侧面看的本发明的半导体集成电路具有：具有上部电极、下部电极及在上述上部电极和上述下部电极间配置的上述绝缘膜的静电型致动器；检测上述静电型致动器的上述绝缘膜中积蓄的电荷量的检测电路；存储由上述检测电路检测的上述电荷量的检测结果的存储电路；以及根据上述存储电路存储的上述检测结果，使用于驱动上述静电型致动器的驱动电压变化的偏置电路。

从第2侧面看的本发明的半导体集成电路具有：具有上部电极、下部电极及在上述上部电极和上述下部电极间配置的上述绝缘膜的静电型致动器；监测上述静电型致动器中的用于使上述上部电极从隔着上述绝缘膜与上述下部电极侧接触的状态离开的拉出电压的检测电路；以及根据上述检测电路监测的上述拉出电压，决定驱动上述静电型致动器时的基于上述上部电极和上述下部电极的对上述绝缘膜的电场方向的偏置电路。

从第3侧面看的本发明的半导体集成电路具有：具有上部电极、下部电极及在上述上部电极和上述下部电极间配置的上述绝缘膜的静电型致动器；检测上述静电型致动器的上述绝缘膜中积蓄的电荷量是否在预定的范围内的检测电路；以及在检测到上述绝缘膜积蓄的上述电荷量不在预定的范围内时，为了使上述电荷量包括在预定的范围内而在上述上部电极和上述下部电极之间施加驱动电压，对上述绝缘膜进行电荷的注入和抽出之中任意一种的偏置电路。

从第4侧面看的本发明的微电机系统(MEMS)具有：具有上部电极、下部电极及在上述上部电极和上述下部电极间配置的上述绝缘膜的静电型致动器，上述下部电极形成在基板上，上述上部电极被配置成与上述基板间存在空腔；在上述基板上形成与上述下部电极隔离的第1电极；在与上述下部电极之间隔着绝缘膜形成第2电极，上述第2电极被配置成与上述第1电极相对；以及在给上述静电型致动器的上部电极施加驱动电压期间将上述下部电极设为接地电压，在给上述下部电极施加驱动电压期间将上述上部电极设为接地电压的配置电路，通过用上述配置电路给上述上部电极和上述下部电极施加上述驱动电压及上述接地电压，上述静电型致动器使上述第1电极和上述第2电极之间的距离变化。

从第5侧面看的本发明静电型致动器的驱动方法，是具有上部电极、下部电极及在上述上部电极和上述下部电极间配置的上述绝缘膜的静电型致动器的驱动方法，其特征是包括：检测电源投入及指令输入之中的任意一种；在检测到上述电源投入及指令输入之中的任意一种时，检测上述绝缘膜中积蓄的电荷量是否在预定的范围内；以及在检测到上述绝缘膜中积蓄的电荷量不在预定的范围内时，为了使上述电荷量包括在预定的范围内而对上述绝缘膜进行电荷的注入和抽出之中的任意一种。

附图说明

图1A是表示在静电型致动器中对上部电极施加电压Vs、使下部电极为接地电压时的CV特性的曲线(第1种电荷注入的情况)。

图1B是表示在静电型致动器中对下部电极施加电压Vs、使上部电极为接地电压时的CV特性的曲线(第1种电荷注入的情况)。

图1C是表示在静电型致动器中对上部电极施加电压Vs、使下部电极为接地电压时的CV特性的曲线(第2种电荷注入的情况)。

图1D是表示在静电型致动器中对下部电极施加电压Vs、使上部电极为接地电压时的CV特性的曲线(第2种电荷注入的情况)。

图1E是表示实现本发明实施方式的半导体集成电路的结构的概略图。

图2是把上述实施方式的静电型致动器适用于接触型开关的情况下的MEMS部分的剖面图。

图3是把上述实施方式的上述静电型致动器适用于可变电容元件的情况下的MEMS部分的剖面图。

图4是利用组合了上述实施方式的静电型致动器和静电型以外的致动器的混合型致动器的MEMS部分的剖面图。

图5是表示本发明第1实施方式的半导体集成电路的结构的概略图。

图6A是上述第1实施方式的半导体集成电路的电荷积蓄量检测电路的电路图。

图6B是图6A表示的上述电荷积蓄量检测电路的变形例的电路图。

图7是上述第1实施方式的半导体集成电路的电压生成电路的输出电压的电压波形图(模式1)。

图8是上述第1实施方式的半导体集成电路的电荷积蓄量检测动作时的电压波形图(模式1)。

图9是上述第1实施方式的半导体集成电路的电压生成电路的输出电压的电压波形图(模式2)。

图10是上述第1实施方式的半导体集成电路的电荷积蓄量检测动作时的电压波形图(模式2)。

图11A是表示上述第1实施方式的半导体集成电路的动作的流程图(第1种电荷注入的情况)。

图11B是表示上述第1实施方式的半导体集成电路的动作的流程图(在第1种电荷注入中VmonL＝VmonH＝Vmon时)。

图11C是图11B表示的半导体集成电路的连续动作时施加在上部电极和下部电极的电压波形图。

图11D是表示上述第1实施方式的半导体集成电路的动作的流程图(第2种电荷注入的情况)。

图11E是表示上述第1实施方式的半导体集成电路的动作的流程图(在第2种电荷注入中VmonL＝VmonH＝Vmon的情况)。

图12A是表示上述第1实施方式的半导体集成电路的静电型致动器的CV特性的图(模式1)。

图12B是表示上述第1实施方式的半导体集成电路的静电型致动器的CV特性的图(模式2)。

图13是上述第1实施方式的半导体集成电路的连续动作时施加在上部电极和下部电极的电压波形图。

图14是表示上述第1实施方式的变形例的半导体集成电路的结构的概略图。

图15是上述第1实施方式的变形例的半导体集成电路的连续动作时施加在上部电极和下部电极的电压波形图。

图16A是作为施加在上述第1实施方式的半导体集成电路的上部电极和下部电极上的保持电压的双极性形状的电压波形图。

图16B是表示上述第1实施方式的半导体集成电路的电压生成电路的输出电压的其他变形例的电压波形图。

图17是上述本发明的第2实施方式的半导体集成电路的电荷积蓄量检测电路的电路图。

图18是上述第2实施方式的半导体集成电路的电荷积蓄量检测电路的检测动作时的波形图。

图19是表示上述第2实施方式的半导体集成电路的动作的流程图。

图20A是本发明第3实施方式的电压生成电路的输出电压的电压波形图。

图20B是作为上述第3实施方式的电压生成电路的第1变形例的输出电压的电压波形图。

图20C是作为上述第3实施方式的电压生成电路的第2变形例的输出电压的电压波形图。

图20D是作为上述第3实施方式的电压生成电路的第3变形例的输出电压的电压波形图。

图21是表示上述第3实施方式的半导体集成电路的动作的流程图。

图22A是表示上述第3实施方式的半导体集成电路的绝缘膜中的电荷积蓄量的推移的示意图。

图22B是表示上述第1实施方式的半导体集成电路的绝缘膜中的电荷积蓄量的推移的示意图。

图23是表示本发明第4实施方式的半导体集成电路的动作的流程图。

图24是上述第4实施方式的半导体集成电路的电压生成电路的第1输出波形图。

图25是上述第4实施方式的半导体集成电路的电压生成电路的第2输出波形图。

图26A是图23中的模式3的电压波形图。

图26B是图23中的模式3的流程图。

图27A是图23中的模式4的电压波形图。

图27B是图23中的模式4的流程图。

图28是表示本发明第5实施方式的半导体集成电路具有的检验模式的动作的流程图。

图29是表示本发明第6实施方式的半导体集成电路具有的检验模式的动作的流程图。

图30A是表示包含本发明第7实施方式的MEMS可变电容元件的半导体集成电路的结构的概略图。

图30B是上述第7实施方式的上述MEMS可变电容元件的平面图。

图31A是表示包含本发明第8实施方式的MEMS开关的半导体集成电路的结构的概略图。

图31B是上述第8实施方式的上述MEMS开关的平面图。

具体实施方式

以下，参照附图说明本发明的实施方式。说明时，关于全部附图，对共同的部分赋予共同的参照符号。

通常，要驱动静电型致动器来使上部电极向下下降，即，使上部电极移动到下部电极侧从而使上部电极接触到下部电极上的绝缘膜，有以下两种方法。

(a)给上部电极施加电压Vs，使下部电极为接地电压。

(b)给下部电极施加电压Vs，使上部电极为接地电压。

如上述所示，在上部电极向下下降的状态，由于给配置在下部电极上的绝缘膜加上高电场，产生介质充电。可是，在上述的(a)和(b)中，由于施加到绝缘膜上的电场方向不同，所以注入绝缘膜中的电荷的符号也不同。例如，在采用氮化硅膜(SiN)和氧化硅膜(SiO₂)的层叠膜作为绝缘膜的情况下，在(a)情况电子被注入绝缘膜，用于使上部电极离开绝缘膜的拉出电压降低。图1A表示这时CV特性变化的样子。这里，电压“Vtop-Vbtm”是上部电极和下部电极间的电位差，电容容量Ces是在上部电极和下部电极间配置的绝缘膜的电容容量。另外，在(b)的情况下，CV特性如图1B所示那样变化。因而，如果Vs＞0，则无论何种情况，相对于电压“Vtop-Vbtm”的绝对值，拉出电压Vpo向降低的方向移动。因而，在不改变电压“Vtop-Vbtm”的符号仍旧继续动作时，最终产生静态阻力。本发明实施方式的要点在于根据注入绝缘膜的电荷量分别使用上述(a)、(b)的偏置方法，防止静态阻力引起的故障。换句话说，通过根据注入绝缘膜的电荷量来改变上部电极和下部电极间的电场方向，把注入绝缘膜的电荷量保持在一定的范围内。

而且，施加到上述绝缘膜的电场方向和注入绝缘膜的电荷的符号，有可能因绝缘膜种类、陷阱场所等而不同。但以下，假定CV特性主要如图1A和1B所示那样变化的情况来进行说明。这样，设把相对于电压“Vtop-Vbtm”的绝对值拉出电压Vpo向降低方向变动的情况称为第1种电荷注入。可是很明显，在CV特性如图1C和1D所示那样变化的情况下，即，在相对于电压“Vtop-Vbtm”的绝对值拉出电压Vpo向上升方向变动的情况(称为第2种电荷注入)，也能应用本发明的实施方式。在CV特性如图1C和1D所示那样变化的情况下，驱动电压上升，不吸合，即产生上部电极不与绝缘膜接触这种故障。

图1E是表示实现以下说明的本发明第1实施方式～第6实施方式的半导体集成电路的结构的图。该半导体集成电路包括MEMS部10和电路部20。MEMS部10和电路部20也可以在同一的半导体芯片上形成，也可以分为各自的芯片。电路部20包含电荷积蓄量检测电路21、存储电路22、偏置电路23、控制器24。节点Ntop是连接偏置电路23和上部电极17之间的节点，节点Nbot是连接偏置电路23和下部电极15之间的节点。节点N1是连接电荷积蓄量检测电路21和偏置电路23之间的节点。电荷积蓄量检测电路21是检测静电型致动器11的下部电极15上的绝缘膜16俘获的电荷积蓄量的电路。电荷积蓄量检测电路21的检测结果存储于寄存器等存储电路22。偏置电路23根据存储电路22存储的检测结果(电荷积蓄量)，向下部电极15和上部电极17提供驱动静电型致动器11的驱动电压(偏置电压)。

以下，详细叙述图1E的MEMS部10。

MEMS部10包含着静电型致动器11。该MEMS部10有被半导体基板12上的簧片13固定了弹性构件14的一端的结构，在半导体基板12和弹性构件14之间设置有空腔30，半导体基板12上形成有下部电极15，在下部电极15上形成有覆盖该下部电极15的绝缘膜16。在弹性构件14的一个面上与下部电极15相对地形成有上部电极17。在具有这样结构的MEMS部10中，通过驱动静电型致动器11，弹性构件14的中央部以接近半导体基板12的方式变形，使上部电极17向下部电极15侧移动并且上部电极17与下部电极15上的绝缘膜16接触。这样，弹性构件14和半导体基板12之间距离变化的机构被用于开关和可变电容元件中。

在图1E中，作为MEMS部10仅示意地表示着静电型致动器11，但本发明适用于包含静电型致动器11的各式各样器件，例如，开关、可变电容元件等。

图2是把静电型致动器应用在接触型开关时的MEMS部分的剖面图。用第1电极18和第2电极19构成接触型开关。在半导体基板12上，邻接下部电极15形成有第1电极18，在与第1电极18相对的弹性构件14的一个面上，邻接上部电极17形成有第2电极19。在具有这样结构的MEMS部中，通过驱动静电型致动器11，上部电极17向下部电极15侧移动，使上部电极17与下部电极15上的绝缘膜16接触。于是，第1电极18和第2电极19接触而形成电连接，接触型开关成为闭合状态。另一方面，在不驱动静电型致动器11时，下部电极15和上部电极17之间形成空腔。因此，第1电极18和第2电极19成为非接触，接触型开关成为断开状态。

图3是把静电型致动器应用在可变电容元件时的MEMS部分的剖面图。用第1电极18、第2电极19和配置在这些第1电极18和第2电极19之间的绝缘膜16构成可变电容元件。在半导体基板12上，邻接下部电极15形成有第1电极18，还配置有覆盖该第1电极18的绝缘膜16。在与第1电极18相对的弹性构件14的一个面上，邻接上部电极17形成有第2电极19。在具有这样的结构的MEMS部中，通过驱动静电型致动器11，上部电极17向下部电极15侧移动，使上部电极17与下部电极15上的绝缘膜16接触。因此，第1电极18上的绝缘膜16和第2电极19接触，可变电容元件成为具有第1电容的状态。另一方面，在不驱动静电型致动器11时，下部电极15和上部电极17之间形成空腔。因此，第1电极18上的绝缘膜16和第2电极19成为非接触，可变电容元件成为具有比上述第1电容小的第2电容的状态。

如图4所示，本发明也能应用于组合静电型致动器和静电型以外的致动器31的混合型致动器中。作为除静电型以外的致动器，有压电型、热电型、电磁型等。采用混合型致动器时，即采用除静电型以外的致动器31也能使上部电极17向下部电极15侧移动，所以能降低静电型致动器11的驱动电压。

[第1实施方式]

说明本发明第1实施方式的半导体集成电路。

图5是表示第1实施方式的半导体集成电路的结构的图。如上述所示，该半导体集成电路包括MEMS部10和电路部20。MEMS部10包括具有电容Ces的静电型致动器11。电路部20具有电荷积蓄量检测电路21、存储电路22、偏置电路23、和控制器24。

偏置电路23包括电压生成电路25和开关元件SW1、SW2、SW3、SW4。通过这些开关元件SW1、SW2、SW3、SW4的转换，电压生成电路25的输出电压被交替输出到静电型致动器11的上部电极17(节点Ntop)或下部电极15(节点Nbot)。这时，向未连接电压生成电路25的一方的上部电极17或下部电极15供给接地电压(GND)。即，开关元件SW1、SW4为闭合状态时，开关元件SW2、SW3为断开状态，相反，开关元件SW1、SW4为断开状态时，开关元件SW2、SW3为闭合状态。使哪个开关元件为断开状态或闭合状态，可根据存储电路22存储的数据来进行。所谓上述数据，就是表示由电荷积蓄量检测电路21检测的绝缘膜16中的电荷积蓄量的数据。

图6是电路部20内的电荷积蓄量检测电路21的电路图。电容Ces是静电型致动器11的上部电极17和下部电极15之间的电容。设静电型致动器11的上部电极17向下下降的状态的电容值为电容Cdown，设向上上升的状态的电容值为Cup。电容Cdown比电容Cup大。固定电容Cref的值大致设定为电容Cup和电容Cdown的中间值(Cref(Cup+Cdown)/2)。

电荷积蓄量检测电路21的连接关系如下。通过开关元件S5向上部电极17供给电压生成电路25的输出电压Ves，向下部电极15供给接地电压GND。通过开关元件S6向有固定电容Cref的电容器的一个电极供给输出电压Ves，向另一个电极供给接地电压。通过开关元件S1向具有一定电容C1的第1电容器的一个电极供给一定电压V1，向另一个电极供给接地电压。同样，通过开关元件S2向具有一定电容C1的第2电容器的一个电极供给一定电压V1，向另一个电极供给接地电压。

上部电极17和开关元件S5的连接点连接开关元件S3的一端(节点N11)，开关元件S3的另一端与比较器CP的正输入端子连接，同时与第1电容器C1的一个电极和开关元件S1的连接点连接。有固定电容Cref的电容器的一个电极和开关元件S6的连接点连接开关元件S4的一端(节点N12)，开关元件S4的另一端与比较器CP的负输入端子连接，同时第2电容器C1的一个电极和开关元件S2的连接点连接。而且，基于输入到比较器CP的正输入端子和负输入端子的电压的比较结果的输出电压Vout从比较器CP的输出端子输出。如图6B所示，图6A表示的电荷积蓄量检测电路21也可以用配置了读出放大器SA的电路来替换比较器CP。

在用各自的半导体芯片构成MEMS部10和电路部20的情况下，希望固定电容Cref和MEMS部10形成在相同的芯片上。这是因为如果不在相同的芯片上形成，则寄生电容和寄生电阻的值不同，丧失电荷积蓄量的检测动作精度的缘故。一定的电压V1是比后面叙述的电压VmonH及VmonL高的电压。

称向上部电极17供给电压生成电路25的输出电压Ves的期间为模式1，称向下部电极15供给电压生成电路25的输出电压Ves的期间为模式2。设拉出电压由于介质充电而在模式1下降，在模式2上升。

本实施方式中，每次电压施加序列结束都监测拉出电压，并且转换模式1和模式2，使得拉出电压被限制在预定的范围内。这意味着把静电型致动器11的绝缘膜16中俘获的电荷量限制在合适的范围。具体点说，实施如下。

图7是模式1的电压生成电路25的输出电压Ves的电压波形，图8是模式1的电荷积蓄量检测动作时的电压波形。图9是模式2的电压生成电路25的输出电压Ves的电压波形，图10是模式2的电荷积蓄量检测动作时的电压波形。图11A是表示第1实施方式的半导体集成电路的动作的流程图。

图7、图9的期间T1、T2是驱动静电型致动器11的期间。如果详细叙述，则期间T1是使上部电极17向下部电极15侧移动的期间，期间T2是使上部电极17在与绝缘膜16接触的状态下被保持的期间(保持期间)。期间T2的长度根据用途、器件的使用状况等而变化。在期间T1的介质充电不那么多的情况下，也可以使期间T2的保持电压Vh为电压Vs1或电压Vs2。期间T3分配给绝缘膜16中的电荷积蓄量的检测动作。期间T3设置成100nsec左右，与期间T1(20μs左右)及期间T2(1ms～1H左右)的期间相比，充分小。因而，几乎没有由于追加期间T3而引起的性能劣化。在期间T3中间，电压生成电路25的输出电压Ves在模式1设定为电压VmonL，在模式2设定为电压VmonH。在图8、图10中，设开关S1、S2、...、S6在电压波形为“H”电平时成为闭合状态。

如果继续施加图7所示的模式1的电压波形，则如图12A所示，拉出电压Vpo慢慢下降。基于电荷积蓄量检测电路21的电荷积蓄量的检测动作的结果，若拉出电压Vpo比电压VmonL高，此后还继续模式1。另外，在拉出电压Vpo比电压VmonL低时，此后转移到模式2。用于决定实行哪个模式的信息存储在存储电路22中。即，若拉出电压Vpo比电压VmonL高，电荷积蓄量检测电路21在存储电路22存储第1数据，在拉出电压Vpo比电压VmonL低时，存储电路22存储第2数据。控制器24在存储电路22存储有第1数据时执行模式1，在存储有第2数据时执行模式2。

而且，拉出电压Vpo和电压VmonL的高低关系，能用图6A所示的电荷积蓄量检测电路21检测。节点11和节点12的电位差ΔV成为下列的式(1)。

ΔV＝C1(V1-VmonL)(Cref-Ces)/(C1+Ces)(C1+Cref)…(1)

因而，通过监测图6A的比较器CP的输出电压Vout，就知道电容Ces和电容Cref的大小，也可以知道拉出电压Vpo和电压VmonL的高低。

同样，继续施加模式2的电压波形时，如图12B所示，拉出电压Vpo慢慢上升。若拉出电压Vpo超过电压VmonH，此后就转移到模式1。即，若拉出电压Vpo比电压VmonH高(若绝对值小)，电荷积蓄量检测电路21在存储电路22存储第1数据，在拉出电压Vpo比电压VmonH低时(绝对值大时)，存储电路22存储第2数据。控制器24在存储电路22存储有第1数据时执行模式1，在存储有第2数据时执行模式2。

以下，用图11A所示的流程图说明模式1和模式2的动作。在模式1，完成以下那样的动作。首先，用开关元件SW1～SW4设定电压生成电路25的输出目的地为上部电极17，用偏置电路23给上部电极17施加电压Vs(期间T1)，驱动静电型致动器11(步骤S1)。接着，用偏置电路23给上部电极17施加保持电压Vh(期间T2)，使静电型致动器11成为保持状态(步骤S2)。

用偏置电路23给上部电极17施加电压VmonL(期间T3)，用图6A所示的电荷积蓄量检测电路21检测静电型致动器11的绝缘膜16中积蓄的电荷积蓄量(步骤S3)。检测绝缘膜16中的电荷积蓄量是否比预定的电荷量大，即上部电极17和下部电极15之间的电容Ces是否比固定电容Cref大(步骤S4)。在电容Ces不比固定电容Cref大时，向步骤S1转移，驱动静电型致动器11，再次重复步骤S2以后的处理。另一方面，在电容Ces比固定电容Cref大时，使存储电路22存储第2数据，设定开关元件SW1～SW4，把电压生成电路25的输出目的地转换到下部电极15(步骤S5)。

然后，转移到模式2，在模式2完成以下的动作。用偏置电路23给下部电极15施加电压Vs(期间T1)，驱动静电型致动器11(步骤S6)。接着，用偏置电路23给下部电极15施加保持电压Vh(期间T2)，使静电型致动器11成为保持状态(步骤S7)。

用偏置电路23给下部电极15施加电压VmonH(期间T3)，用图6A所示的电荷积蓄量检测电路21检测静电型致动器11的绝缘膜16中积蓄的电荷积蓄量(步骤S8)。检测绝缘膜16的电荷积蓄量是否比规定的电荷量大，即检测上部电极17和下部电极15之间的电容Ces是否比固定电容Cref大(步骤S9)。在电容Ces不比固定电容Cref大时，向步骤S6转移，驱动静电型致动器11，再次重复步骤S7以后的处理。另一方面，在电容Ces比固定电容Cref大时，使存储电路22存储第1数据，设定开关元件SW1～SW4，把电压生成电路25的输出目的地转换到上部电极17(步骤S10)，然后向模式1转移。

图13表示半导体集成电路的连续动作时的上部电极电压(Vtop)和下部电极电压(Vbtm)的电位差。在图13中，作为电压振幅的大小的电压Vs1和Vs2不一定必须相同。同样，也可以在模式1、2改变保持电压Vh。

如以上说明的那样，通过根据图11A所示的流程图使其动作，在“Vtop-Vbtm”是正或负的情况下，能使拉出电压Vpo的绝对值分别比电压VmonL或电压VmonH的绝对值大。这相当于测定静电型致动器11的绝缘膜16中的电荷量，在不产生静态阻力等的故障的这个范围内控制绝缘膜16中的电荷量。因此，即使在保持状态保持静电型致动器11充分长时间，也能提供包括不产生静态阻力的静电型致动器11的集成电路。之所以使电压VmonL、电压VmonH为不同的值是因为设想了用于防止静态阻力的拉出电压Vpo的边界根据电场方向而不同的情况。而且，根据绝缘膜16的种类，有时也可以看作上述边界与电场方向无关。这时，使电压VmonL、电压VmonH为相同值，即，可以使VmonL＝VmonH＝Vmon。图11B表示这时的流程图，图11C表示连续动作时的样子。本发明的实施方式，其特征是根据拉出电压Vpo的值，决定上部电极17和下部电极15间的电场方向。拉出电压Vpo根据某监测电压的电容值判定。

而且，在把上述第2种电荷注入适用于本发明的实施方式的情况下，采用图11D所示的流程即可。这时的电压VmonL、电压VmonH的值考虑到边界来决定，以便不发生没有吸合的故障。在第2种电荷注入的情况下，在也可以看作上述边界与电场方向无关的情况下，使VmonL＝VmonH＝Vmon。图11E表示这时的流程图。

下面，说明第1实施方式的变形例的半导体集成电路。

图14是表示第1实施方式的变形例的半导体集成电路的结构的图。第1实施方式中用图5所示的开关元件SW1～SW4，把电压生成电路25的输出电压的输出目的地转换到上部电极17或下部电极15。与此相反，如图14所示，第1实施方式的变形例中没有转换电压生成电路25的输出电压的输出目的地用的开关元件，电压生成电路25向上部电极17输出正或负的输出电压，向下部电极15供给接地电压GND。这时，图15表示在上部电极17或下部电极15之间施加的施加电压波形。关于其他的结构和效果，和第1实施方式相同。该变形例，输出电压生成电路25的输出电压总是提供给上部电极17，但与此相反，输出电压生成电路25的输出电压也可以总是提供给下部电极15。

如图17所示，就上述第1实施方式及其变形例来说，在模式1的期间T2施加一定的保持电压Vh，但如图16A所示，也可以施加双极状的电压波形。所谓双极状的电压波形，就是在某一定期间(脉冲宽度)正的保持电压(Vh)和负的保持电压(-Vh)相互交替转换的波形。

虽然用这样的双极状的电压波形不能完全消除介质充电，但能降低绝缘膜16中的电荷积蓄量。在静电型致动器11的保持期间很长，而且保持期间内的介质充电不能忽视的情况下，施加这样的偏置波形、即双极状的电压波形是有效的。这里，作为双极状的电压波形，表示的是具有相同脉冲宽度及振幅的正或负的保持电压交替转换的波形，但不限于这点，也可以使用交替转换具有相同脉冲宽度并且振幅缓慢变化的正或负的电压波形(参照图20B的模式2)、或交替转换具有相同振幅并且脉冲宽度缓慢变化的正或负的电压的波形(参照图20C的模式2)、交替转换振幅及脉冲宽度双方缓慢变化的正或负的电压的波形(参照图20D的模式2)等。上述的第1实施方式及变形例监测拉出电压Vpo，进行静电型致动器的驱动，使拉出电压Vpo被限制在预定的范围内，但也可以监测吸合电压来代替拉出电压Vpo，以使吸合电压被限制在预定的范围内的方式进行静电型致动器的驱动。图16B是这时的电压生成电路25的输出电压的电压波形。如图16B所示，吸合电压的监视在电压施加序列的开始期间T0实施。即，通过判定由在该期间T0施加的输出电压Vmo是否产生静电型致动器的吸合，能检测绝缘膜16中积蓄的电荷积蓄量。

[第2实施方式]

下面，说明本发明第2实施方式的半导体集成电路。和上述第1实施方式的结构相同的部分赋予相同的符号。

第1实施方式通过用图6A所示的电荷积蓄量检测电路21检测规定电压的电容值，监测到绝缘膜16中的电荷积蓄量。但电荷积蓄量检测电路21的电路结构也有除此以外的。第2实施方式说明除了第1实施方式使用的电荷积蓄量检测电路21的其他电路结构的图。

图17是第2实施方式的电荷积蓄量检测电路的电路图。图18是电荷积蓄量检测电路的检测动作时的波形。图19是表示第2实施方式的半导体集成电路的动作的流程图。

用偏置电路23给上部电极17施加电压Vs，驱动静电型致动器11(步骤S21)。接着，用偏置电路23给上部电极17施加保持电压Vh，使静电型致动器11成为保持状态(步骤S22)。而且，用图17所示的电荷积蓄量检测电路21检测静电型致动器11的绝缘膜16中积蓄的电荷积蓄量(步骤S23)。根据绝缘膜16中积蓄的电荷积蓄量，检测电压VN23是否比电压VrefL高，而且是否比电压VrefH低(步骤S24)。在VrefL＜VN23＜VrefH成立时，向步骤S21转移，重复步骤S21以后的处理。另一方面，在VrefL＜VN23＜VrefH不成立时，将第2数据存入存储电路22，设定开关元件SW1～SW4，把电压生成电路25的输出目的地转换到下部电极15(步骤S25)，然后向步骤21转移，重复步骤S21以后的处理。

在第2实施方式中，在电荷积蓄量的检测模式中，使静电型致动器11的施加电压从保持电压Vh开始缓慢下降。若采用利用了如图17所示那样的电流源I的电路，就能实现保持电压Vh的线性电压下降。节点21的电压下降，达到拉出电压Vpo时，上部电极17上升，电容Ces下降。在节点21的电荷量保持一定的状态下电容Ces变小时，节点21的电压上升。用比较器CP1检测出该节点21的电压上升部分。实际上，从节点21来说有电流源电路引起的电压下降，但其效果十分小，达不到能抑制节点21的电压上升的大小。

把电容Cref1的值设成和电容Cdown相同的程度，若使来自节点21的放电开始比从节点22来的放电开始早，则如图18所示，在电容Ces的值变化时，能使比较器CP1的输出电压Vout1反转。接受该输出电压Vout的反转，打开开关S16，阻止从节点N23来的放电。这时节点N23的电压VN23反映静电型致动器11的拉出电压Vpo。即，电压VN23的高低对应拉出电压Vpo的高低。因而，能从电压VN23求出绝缘膜16中的电荷积蓄量。若设对应不发生故障的绝缘膜16中电荷积蓄量的电压VN23的下限和上限分别为电压VrefL和电压VrefH，用图17、图19所示的电路和流程图就能使绝缘膜16的电荷积蓄量保持合适的值。关于其他的结构和效果，都和上述第1实施方式相同。

[第3实施方式]

下面，说明本发明第3实施方式的半导体集成电路。和上述第1实施方式的结构相同的部分都赋予相同的符号。

在第1实施方式中，在模式1和模式2的最后实施电荷积蓄量的检测动作，在超过判定基准的情况下，反转在上部电极和下部电极间施加的电压。与此相反，在第3实施方式中，在超过判定基准的情况下，集中进行抽出绝缘膜16中电荷的动作。

图20A表示第3实施方式的电压生成电路25的输出电压Ves的电压波形。在该第3实施方式中，模式2被分配从绝缘膜16抽出电荷的专用动作。即，在模式2中，不施加保持电压Vh而是只对施加电压Vs2和施加电压VmonH引起的电荷积蓄量施行检测动作。重复施加电压Vs2和电压VmonH直到拉出电压Vpo达到电压VmonH。图21是表示第3实施方式的半导体集成电路的动作的流程图。

在模式1中，完成以下那样的动作。首先，用开关元件SW1～SW4设定电压生成电路25的输出目的地为上部电极17，用偏置电路23给上部电极17施加电压Vs(期间T1)，驱动静电型致动器11(步骤S31)。接着，用偏置电路23给上部电极17施加保持电压Vh(期间T2)，使静电型致动器11成为保持状态(步骤S32)。

用偏置电路23给上部电极17施加电压VmonL(期间T3)，用图6A所示的电荷积蓄量检测电路21检测静电型致动器11的绝缘膜16中所积蓄的电荷积蓄量(步骤S33)。检测绝缘膜16的电荷积蓄量是否比规定的电荷量大，即上部电极17和下部电极15之间的电容Ces是否比固定电容Cref大(步骤S34)。当电容Ces比固定电容Cref大时，向步骤S31转移，重复步骤S31以后的处理。另一方面，当电容Ces不比固定电容Cref大时，使存储电路22存储第2数据，并设定开关元件SW1～SW4，把电压生成电路25的输出目的地转换到下部电极15(步骤S35)。

然后，向模式2转移，完成以下的动作。用偏置电路23给下部电极15施加电压Vs(期间T1)，驱动静电型致动器11(步骤S36)。接着，用偏置电路23给下部电极15施加电压VmonH(期间T3)，用图6A所示的电荷积蓄量检测电路21检测静电型致动器11的绝缘膜16中所积蓄的电荷积蓄量(步骤S37)。检测绝缘膜16中的电荷积蓄量是否比规定的电荷量大，即上部电极17和下部电极15之间的电容Ces是否比固定电容Cref大(步骤S38)。当电容Ces比固定电容Cref大时，向步骤S36转移，重复步骤36以后的处理。另一方面，在电容Ces不比固定电容Cref大时，使存储电路22存储第1数据，并设定开关元件SW1～SW4，把电压生成电路25的输出目的地转换到上部电极17(步骤S39)。然后，转移到模式1。以和第1实施方式相同的理由，也可以使VmonL＝VmonH＝Vmon。

为了明确和第1实施方式的差别，图22A是表示第3实施方式的绝缘膜16中的电荷积蓄量的推移的示意图，图22B是表示第1实施方式的绝缘膜16中的电荷积蓄量的推移的示意图。电荷量Qmax和电荷量Qmin是不发生故障的电荷积蓄量的最大值和最小值。即，能够使静电型致动器11不产生静态阻力以保持电压进行吸合的绝缘膜16中电荷积蓄量的最大值和最小值。在第3实施方式中，绝缘膜16中的电荷积蓄量急剧减少，但在第1实施方式中绝缘膜16中的电荷积蓄量缓慢减少。

图20A和图21对应于采用图6A或图6B所示的电路作为电荷积蓄量检测电路的情况下，用第2实施方式叙述过的图17的电荷积蓄量检测电路也能实现第3实施方式。另外，也可以交换图20A的模式1和模式2的任务。即，也可以从模式1除去施加保持电压Vh的期间，设模式1为把绝缘膜16中的电荷量返回到模式2的初始值用的专用动作，在模式2施加保持电压Vh。也可以如图20B所示使模式2的电压Vs2的电压振幅变化，也可以如图20C所示使模式2的电压Vs2的脉冲宽度变化。进而也可以如图20D所示使模式2的电压Vs2的电压振幅和脉冲宽度双方变化。由此，从绝缘膜16的电荷抽出量的控制变得容易起来，能抑制过剩抽出电荷的故障。如图20B、图20C、图20D表示的使电压Vs的电压振幅或脉冲宽度，或双方都变化的方法也能应用于除该第3实施方式以外的实施方式。

[第4实施方式]

下面，说明本发明的第4实施方式的半导体集成电路。和上述第1实施方式的结构相同的部分都赋予相同的符号。

在上述第1～第3实施方式中，假定了保持期间的介质充电十分小的情况。然而，在保持期间十分长的情况和采用容易俘获电荷的绝缘膜的情况下，保持期间中的介质充电不能忽视。在这样的情况下，在保持期间结束后有可能产生静态阻力。与此相反，也有可能产生用保持电压不能吸合、即用保持电压不能保持保持状态的现象。该第4实施方式中对能处理这种情况的上部电极和下部电极间的偏置方法进行说明。

图23是表示第4实施方式的半导体集成电路的动作的流程图。图24及图25是第4实施方式的电压生成电路25的输出波形图。

首先，用偏置电路23给上部电极17施加电压Vs(期间T1)，驱动静电型致动器11。接着，用偏置电路23给上部电极17施加保持电压Vh(期间T2)，使静电型致动器11成为保持状态。进而，用偏置电路23给上部电极17施加电压VmonL(期间T3)(步骤S41)。检测拉出电压Vpo是否比电压VmonL高(步骤S42)。拉出电压Vpo比电压VmonL高时，向步骤S41转移，重复步骤S41以后的处理。

另一方面，在步骤S42中，拉出电压Vpo不比电压VmonL高时，检测拉出电压Vpo是否比0V高(步骤S43)。拉出电压Vpo不比0V高时，执行模式3后(步骤S44)，向步骤S41转移，重复步骤S41以后的处理。

在步骤S43中，拉出电压Vpo比0V高时，把电压生成电路25的输出目的地转换到下部电极15(步骤S45)。接着，用偏置电路23给下部电极15施加电压Vs(期间T1)，驱动静电型致动器11(步骤S46)。而且，用偏置电路23给下部电极15施加保持电压Vh(期间T5)，检测拉出电压Vpo是否比保持电压Vh低(步骤S47)。在拉出电压Vpo不比保持电压Vh低时，执行模式4后(步骤S48)向步骤S46转移，重复步骤S46以后的处理。

另外，在步骤S47中，在拉出电压Vpo比保持电压Vh低时，用偏置电路23给下部电极15照原样施加保持电压Vh(期间T2)，若经过了保持期间，用偏置电路23给下部电极15施加电压VmonH(期间T3)(步骤S49)。然后，检测拉出电压Vpo是否比电压VmonH低(步骤S50)。拉出电压Vpo比电压VmonH低时，向步骤S46转移，重复步骤S46以后的处理。另一方面，拉出电压Vpo不比电压VmonH低时，把电压生成电路25的输出目的地转换到上部电极17(步骤S51)，向步骤S41转移，重复步骤S41以后的处理。

图26A和图26B表示图23中的模式3的电压波形和流程图。

在模式3完成以下的动作。首先，用偏置电路23给下部电极15施加电压Vs。接着，用偏置电路23给下部电极15施加电压VmonH(步骤S61)。然后，检测拉出电压Vpo是否比电压VmonH高(步骤S62)。拉出电压Vpo不比电压VmonH高时，向步骤S61转移，重复步骤S61以后的处理。另一方面，拉出电压Vpo比电压VmonH高时，结束模式3的处理。

图27A和图27B表示图23中的模式4的电压波形和流程图。

在模式4完成以下的动作。首先，用偏置电路23给上部电极17施加电压Vs。接着，用偏置电路23给上部电极17施加电压VmonL(步骤S71)。然后，检测拉出电压Vpo是否比电压VmonL低(步骤S72)。拉出电压Vpo不比电压VmonL低时，向步骤S71转移，重复步骤S71以后的处理。另外，拉出电压Vpo比电压VmonL低时，结束模式4的处理。

该第4实施方式和上述实施方式同样，在比较拉出电压Vpo和电压VmonL的高低后，在判明了电压Vpo≤电压VmonL的情况下，继续比较拉出电压Vpo和0V的高低。该比较是为了判别静电型致动器11是否产生静态阻力而实施的。拉出电压Vpo小于等于0V时，判定产生静态阻力，执行模式3。在模式3中，施加图26所示的电压波形，进行图26B所示的动作。因此，使拉出电压Vpo比电压VmonH高，解除静态阻力。步骤S42、S43所示的比较动作，用上述实施方式的电荷积蓄量检测电路21就能实现，步骤S42的比较动作在图24中的期间T3实施，步骤S43的比较动作在图24中的期间T4实施。

另一方面，在产生不能用保持电压Vh保持保持状态的故障的情况下，给上部电极17和下部电极15之间施加图27A所示的电压波形，进行图27B所示的动作。由此，使拉出电压Vpo比电压VmonL低。静电型致动器11是否用保持电压Vh保持保持状态，在图25中的期间T5进行检测。而且在模式3，也可以采用使拉出电压Vpo上升到电压VmonL的电压电平以后，使施加在上部电极17和下部电极15之间的电场反转的流程。以和第1实施方式同样的理由，也可以使VmonL＝VmonH＝Vmon。

[第5实施方式]

下面，说明本发明第5实施方式的半导体集成电路具有的静电型致动器的驱动方法。和上述第1实施方式的结构相同的部分赋予相同的符号。

刚给半导体集成电路投入电源后，不知道绝缘膜16积蓄的电荷积蓄量是哪种程度。在这样的情况下，如果有检验拉出电压Vpo是否被限制在合适范围内的检验模式就会很方便。第5实施方式叙述该检验模式。

图28是表示第5实施方式的半导体集成电路具有的检验模式的动作的流程图。用图6A或图17所示的电荷积蓄量检测电路21监测拉出电压Vpo，在没有被限制在合适范围内的情况下，实行上述模式3或模式4，把拉出电压Vpo限制在合适范围内。以下，详细叙述检验模式的动作。

如果投入电源或输入指令(步骤S81)，则用电荷积蓄量检测电路21检测拉出电压Vpo是否比保持电压Vh低(步骤S82)。在拉出电压Vpo不比保持电压Vh低时，向模式4转移(步骤S83)。另一方面，拉出电压Vpo比保持电压Vh低时，用电荷积蓄量检测电路21检测拉出电压Vpo是否比0V高(步骤S84)。拉出电压Vpo不比0V高时，向模式3转移(步骤S85)。另一方面，拉出电压Vpo比0V高时，使拉出电压Vpo被限制在合适范围内，结束检验模式。

这里，监测拉出电压Vpo并进行了调整使拉出电压Vpo被限制在合适范围内，但也可以代替拉出电压Vpo而监测吸合电压并进行调整，使吸合电压被限制在合适范围内。检验模式也可以设为接受电源投入的检测信号，在电源投入后自动执行，也可以设为接受控制器来的指令，执行检验模式。

[第6实施方式]

不具有非易失性存储器的半导体集成电路(系统)在关断电源时，存储着上部电极和下部电极间的施加电场方向的存储电路22，例如寄存器的数据消失。因而，在电源投入时，需要决定存储施加电场方向的寄存器的数据。第6实施方式是关于该数据决定方式的实施方式。

图29是表示第6实施方式的半导体集成电路具有的检验模式的动作的流程图。

电源投入(步骤S91)后，接受通电复位电路的输出信号，设寄存器的数据为已决定的数据值，例如第1数据(步骤S92)。然后，驱动静电型致动器11(步骤S93)，使其成为保持状态(步骤S94)。然后，用电荷积蓄量检测电路21检测静电型致动器11的绝缘膜16中积蓄的电荷积蓄量(步骤S95)。通常动作时，用户决定保持动作的时间，但这种情况下，只在预先决定的期间Tph保持。由于期间Tph不必要是长的期间，例如，这里设为1msec。电荷积蓄量检测动作的结果，由于给寄存器装入与绝缘膜16中的电荷积蓄量相应的数据值，所以能控制此后的步骤S96、步骤S97动作中的故障的产生。

[第7实施方式]

第7实施方式作为利用静电型致动器的器件，说明具体适用于可变电容元件(MEMS可变电容元件)的例子。

图30A是表示包括第7实施方式的MEMS可变电容元件的半导体集成电路的结构的图，图30B是上述MEMS可变电容元件40的平面图。上述MEMS可变电容元件40的结构为以下那样构成。在半导体基板12上配置的固定器13固定着驱动用上部电极17。在半导体基板12上形成驱动用下部电极15和RF用下部电极18A、18B，RF用下部电极18A、18B被配置在驱动用下部电极15之间。在驱动用下部电极15上形成覆盖驱动用下部电极15的绝缘膜16，在RF用下部电极18A、18B上形成覆盖RF用下部电极18A、18B的绝缘膜42。用这些RF用下部电极18A、18B、RF用上部电极19及绝缘膜42构成可变电容元件。在RF用上部电极19和驱动用上部电极17之间插入绝缘体41，使RF用上部电极19和驱动用上部电极17电绝缘。

RF用下部电极18A、18B被配置成与RF用上部电极19相对，并在RF用上部电极19的下方被切断，如图30B所示，构成RF用下部电极18A、18B。RF用下部电极18A与端口1连接，RF用下部电极18B与端口2分别连接。因而，通过使用由驱动用上部电极17和驱动用下部电极15构成的静电致动器，改变RF用上部电极19和RF用下部电极18A、18B之间的距离，能使端口1、2之间的电容值可变。

该实施方式的特征是根据绝缘膜16中的电荷量改变电压“Vtop-Vbtm”的符号。实现其的一例，是总是设施加到驱动用上部电极17的电压Vtop为0V，给加到驱动用下部电极15的电压Vbtm施加正或负的电压的方式。而且，这种情况下，需要生成正负的高电压的电路。为了制作这样的电路，需要加工方面的成本。因而，优选在给电压Vtop提供正的高电压的情况下使电压Vbtm为0V，在给电压Vbtm提供正的高电压的情况下使电压Vtop为0V的方法，改变驱动用上部电极17和驱动用下部电极15之间的电场方向。

但是这种情况下，MEMS可变电容元件40的RF用上部电极19和驱动用上部电极17不能电连接。这是因为不希望RF用上部电极19的电压随着驱动电极部(驱动用上部电极17和驱动用下部电极15)的电场方向而变化。因此如图30A所示那样，在RF用上部电极19和驱动用上部电极17之间插入绝缘体41，使RF用上部电极19和驱动用上部电极17之间电绝缘。形成这样的结构，也有驱动电极部的噪音不会传递到RF用电极部的效果。

[第8实施方式]

第8实施方式说明作为利用静电型致动器的器件，把本发明具体适用于可变电容元件(MEMS开关)的例子。

图31A是表示包括第8实施方式的MEMS开关50的半导体集成电路的结构的图，图31B是上述MEMS开关50的平面图。上述MEMS可变电容元件40是在RF用下部电极18A、18B上形成了绝缘膜42，但MEMS开关50不在RF用下部电极18上形成绝缘膜，所以RF用上部电极19下降到下方时，RF用上部电极19和RF用下部电极18电接触。因此，通过使用由驱动用上部电极17和驱动用下部电极15构成的静电型致动器驱动RF用上部电极19，能使端口1、2之间电短路或开路。该实施方式也能让RF用上部电极19和驱动用上部电极17电绝缘，所以关于这些电极的驱动方法，有和第7实施方式相同的作用和效果。

以上，所述的第1～第8实施方式以从拉出电压Vpo推定绝缘膜16中的电荷量的情况为中心进行了说明，但也可以监测吸合电压来推定绝缘膜16中的电荷量。为此，只要使电压Vs的电压变化，监测是否吸合即可。这个动作能用和图6A或图6B所示的电荷积蓄量检测电路同样的电路实现。

上述各实施方式不仅能各自单独实施，而且也能适当组合实施。例如，如图23所示的流程的绝缘膜中电荷积蓄量的检测，也可以利用图6B或图17所示的电荷积蓄量检测电路，也可能有其他的各式各样的组合。而且上述各实施方式包括着各个阶段的发明，通过各实施方式公开的多种结构要件的适宜组合也可能抽出各个阶段的发明。

根据本发明的实施方式，能提供即使在保持状态经过十分长的时间，也能不产生故障地驱动静电型致动器的半导体集成电路，及静电型致动器的驱动方法。

本领域的技术人员很容易想到额外的优点和改进。因此，本发明所涉及的更广方面不仅仅局限在这里显示和描述的特定的细节和代表性的实施方式。所以，各种变化可以在不背离宗旨或由附属的权利要求及其等同物所限定的总发明构思的范围内作出。