具有电流限制孔的电流垂直平面自旋阀传感器

摘要

本发明涉及一种电流垂直平面自旋阀(CPP－SV)磁致电阻传感器，具有带至少一孔的绝缘层，所述孔限制通过有源区的检测电流的流动。所述孔位于离传感器的检测边缘比后边缘更近。所述孔通过电子束光刻法构图，其可以精确控制所述孔的数目、尺寸和位置。绝缘层可以位于导电非磁间隔层中，也可以位于自旋阀的磁有源层之外。在叠层中可以包括超过一个的绝缘层，从而在绝缘层的孔重合处定义传导电流的路径。所述孔中填充导电材料，一般是与用于间隔层相同的材料。

说明书

技术领域

本发明一般涉及一种利用方向垂直于组成传感器叠层的层平面的检测电流工作的电流垂直平面(CPP)磁致电阻自旋阀(SV)传感器，并且特别涉及一种对于检测电流具有一限制路径的CPP-SV传感器。

背景技术

用作磁记录盘驱动器中读头的传统磁致电阻传感器的类型之一是“自旋阀”(SV)传感器。单个的SV磁致电阻传感器具有层的堆叠，该叠层包括通过非磁导电间隔层分隔开的两个铁磁层，该间隔层一般是铜(Cu)。一个铁磁层磁化方向固定，例如通过与一相邻的反铁磁层交换耦合被钉扎，而另一铁磁层的磁化方向在外部磁场存在下“自由”地旋转。借助施加到传感器上的检测电流，可以以电阻值变化的形式检测出自由层磁化方向相对于固定层磁化方向的旋转。传感器的磁致电阻测定为(ΔR/R)，其中ΔR为电阻的最大变化值。

在磁记录盘驱动器的SV读传感器或读头中，被固定或被钉扎层的磁化方向一般垂直于盘的平面，而在不存在外部磁场时，自由层的磁化方向一般与盘的平面平行。当曝露在由盘上的记录数据产生的外部磁场中时，自由层的磁化将会旋转，导致电阻值上的变化。如果流过SV的检测电流平行传感器叠层中各层的平面指向，该传感器称之为面内电流(CIP)传感器，而如果检测电流垂直传感器叠层中各层的平面指向，则该传感器称之为电流垂直平面(CPP)传感器。CPP-SV读头由A.Tanaka等人在“Spin-valve heads inthe current-perpendicular-to-plane mode for ultrahigh-density recording”(IEEETransaction on Magnetics，第38卷，第1期，2002年1月，第84-88页)中进行了描述。

在CPP-SV传感器中，由于检测电流垂直传感器叠层中的所有层流动，有源区(active region)(自由层、间隔层和被钉扎层)的阻值占传感器总阻值相当小的部分。由于其高电阻率，反铁磁层的电阻可占总叠层电阻的90％以上。由此在不显著增加总阻值的前提下增加有源区的电阻是比较理想的。一种实现这种目的的途径是有时称作限制电流路径(CCP)的传感器，其中迫使检测电流只流经传感器叠层的部分区域。一种类型的CCP CPP-SV传感器在有源区中，一般在导电间隔层中，具有部分氧化的纳米氧化物层(NOL)。将检测电流限制为只流经NOL的导电非氧化区。从而NOL既提高了电阻值，又提高了有源区的ΔR，因此提高了该传感器的磁致电阻(ΔR/R)。具有NOL的CPP-SV传感器在Oshima等人发表的文章“Current-perpendicular spinvalves with partially oxidized magnetic layers for ultrahigh-density magneticrecording”(IEEE Transaction on Magnetics，第39卷，第5期，2003年9月，第2377-2380页)及Fukuzawa等人发表的文章“MR Enhancement by NOLCurrent-Confined-Path Structure in CPP Spin Valves”(IEEE Transaction onMagnetics，第40卷，第4期，2004年7月，第2236-2238页)中进行了描述。

由于在NOL中导电路径的形成是通过很薄的层的氧化和退火，导电非氧化区域的数量和尺寸取决于材料性质、层厚度、氧化时间和退火条件。结果导致很难可靠地制造大量具有可预见R和ΔR/R值的NOL的CCP CPP-SV传感器。此外，NOL的导电非氧化区一般都在间隔层的整个平面内随机分布。Fujiwara等人在“Magnetic and Transport Properties of GMR/Spin-Valvesand Their Components”(University of Alabama Materials for InformationTechnology(MINT)Spring Review，2002年4月)中提出一种CCP CPP-SV传感器，其中一般均匀分布起到限制电流路径作用的针孔(pin hole)，其可以在传感器叠层中光刻形成。然而，导电路径在传感器叠层整个区域内的均匀分布并不必然导致最终CPP-SV头回读灵敏度最大可能的改善。

所需要的是能够制造一种导电区域的尺寸和位置能够精细控制的CCPCPP-SV传感器，从而实现对回读灵敏度的最大改善。

发明内容

根据本发明的CCP CPP-SV传感器的传感器叠层(stack)具有带孔(aperture)的绝缘层。孔位于更接近传感器的检测边缘(sensing edge)、而不是后边缘(back edge)，并且提供用于传感器电流通过有源区的路径。孔通过电子束光刻构图，其能够精确地控制孔的数量、尺寸和位置。由于通过电子束工具构图的线，这些孔一般具有矩形形状。绝缘层可以位于导电非磁间隔层内，也可以位于间隔层的任一侧上。在叠层中可以包括多于一个的绝缘层，以在绝缘层的孔交迭处限定导电电流的路径。这些孔填充导电材料，一般为与间隔层所用材料相同的材料。由于这些孔位于传感器检测边缘附近，检测电流被限制为在检测边缘附近流过，在这里来自检测磁场的磁通更加集中。因此，将这些孔置于靠近检测边缘有利于增大回读信号。

为了更全面的了解本发明的特性和优点，应当参考下面结合附图的详细说明。

附图说明

图1是盖子被移除的传统磁记录硬盘驱动器的顶视图；

图2是滑动器的放大端视图和沿图1中2-2方向截取的盘截面；

图3是在图2的3-3方向上的视图，示出了从盘的观察时的读/写头的端部；

图4是CPP-SV读头的横截面示意图，示出了位于磁屏蔽件之间各层组成的叠层；

图5是与图4中类似的CPP-SV读头的侧剖视图，但在间隔层中具有纳米氧化物层(NOL)，并且用简单被钉扎层取代了AP被钉扎结构；

图6是根据本发明的CPP-SV读头的一实施例的侧部剖视图；

图7是图6中A-A截面的视图，并描述了在传感器叠层中绝缘层中的孔；

图8是根据本发明的CPP-SV读头的另一实施例的侧部剖视图；

图9是图8中A-A截面的视图，示出了在两个绝缘层中交迭的孔；

图10是曲线，示出了对于不同面积的两个传感器，示出了作为与CPP-SV传感器检测边缘的距离的函数的来自被检测的外部磁场的归一化信号通量。

具体实施方式

CPP-SV读头可以应用于磁记录盘驱动器中，其操作将参考图1-3进行简要地描述。图1是传统磁记录硬盘驱动器的简图。该盘驱动器包括磁记录盘12和支撑在盘驱动器外壳或基底16上的旋转音圈马达(VCM)致动器14。该盘12具有旋转中心13，并且通过安装在基底16上的主轴马达(未示出)在方向15上旋转。致动器14绕轴17旋转，包括刚性的致动器臂18。通常弹性的悬臂20包括挠曲元件23并连接在臂18的末端。头载体或空气轴承滑动器22连接到挠曲件23。磁记录读/写头24形成在滑动器22的尾面25上。挠曲元件23和悬臂20能够使滑动器在旋转盘12产生的空气轴承上“俯仰(pitch)”和“侧滚(roll)”。一般地，在通过主轴马达旋转的毂上层叠有多个盘，单独的滑动器和读/写头与每一个盘表面相关联。

图2是滑动器22的放大端视图和盘12在图1中2-2方向截取的截面。滑动器22被连接到挠曲件23上，且具有面向盘12的空气轴承面(ABS)27和一般与ABS垂直的尾面(trailing surface)25。ABS 27引起源于旋转盘12的气流从而产生一空气轴承，其支承滑动器22非常接近或几乎接触盘12表面。在尾面25上形成读/写头24，并通过将其与尾面25上的端子焊盘电连接来与盘驱动读写电路连接。

图3是图2在3-3方向上的视图，示出了从盘12观察的读/写头24的端部。读/写头24是在滑动器22的尾面25上沉积和光刻构图的一系列薄膜。写头包括由写间隙30间隔开的写磁极P1和P2。CPP-SV磁致电阻传感器或读头100位于两个磁屏蔽件S1和S2之间。S2层和P1层可以构成单一共享极P1/S2，它用作第二读屏蔽件及用于写头的第一写入极。屏蔽件S1、S2可以由导磁材料形成并且是导电的，从而它们可以作为到读头100的电导线。也可以采用单独的电导线，在这种情况下与导电的导线材料例如钽、金或铜的层接触地形成读头100，导电的导线材料层与屏蔽件S1、S2接触。

图4是从ABS方向看到的放大截面图，示出了组成传感器100的层。传感器100是CPP-SV读头，包括在两个磁屏蔽层S1、S2之间形成的多个层的叠层，两个磁屏蔽层一般为电镀的NiFe合金膜。一般通过化学机械抛光(CMP)对下屏蔽S1进行抛光，以提供光滑的基底用于传感器叠层的生长。这样可能残留氧化物涂层，可以刚好在传感器沉积之前用适度的蚀刻除去。传感器叠层被构图从而具有道宽(TW)，并且包括具有横向取向(进入纸面)的固定磁矩或磁化方向121的参考铁磁层120、具有可以响应于来自盘12的纵向外部磁场而在层110的平面中旋转的磁矩或磁化方向111的自由铁磁层110、以及在参考层120和自由层110之间的通常是铜的导电间隔层130。

CPP-SV读头示于图4，参考层120作为公知的反平行(AP)被钉扎结构的一部分，该结构也称为“层叠”被钉扎层，如在美国专利5,465,185中所描述的。AP被钉扎结构最小化参考层120与自由层110之间的静磁耦合。AP被钉扎结构包括参考铁磁(AP2)层120和下铁磁(AP1)层122，它们通过AP耦合(APC)层123例如Ru、Ir、Rh或Cr反铁磁耦合。AP1和AP2铁磁层分别具有反平行取向的磁化方向127和121。AP被钉扎结构可以是“自钉扎”，或者AP1层122可以使其磁化方向通过与反铁磁(AF)层124交换耦合来被钉扎，或者通过硬磁层如CoPt或CoPtCr来被钉扎。尽管图4中示出具有AP被钉扎结构的CPP-SV读头，CPP-SV可替代地使用“简单钉扎”结构，在这种情况下单个的铁磁被钉扎层将取代AP被钉扎结构，并通过与AF层124的交换耦合使其磁化方向被钉扎。

位于下屏蔽层S1与AP被钉扎结构之间的是底部电导线126和籽层125。籽层125可以是单层，或者也可以是不同材料的多层。位于自由铁磁层110与上屏蔽层S2之间的是帽盖层112和顶部电导线113。帽盖层112可以是单层或者不同材料的多层，例如Cu/Ru/Ta三层。电导线层126、113是可选择的，因为屏蔽件S1、S2是导电的，可以起到连接到传感器叠层的电导线的作用。

当在感兴趣的范围内外部磁场即来自盘12上记录的数据的磁场存在时，自由层110的磁化方向111将旋转，而参考层120的磁化方向121将保持固定并不发生旋转。因此，当从顶部导线113施加检测电流Is垂直通过叠层到达底部导线126时，来自盘上记录数据的磁场将引起自由层磁化111相对于参考层磁化121旋转，该偏转可以以电阻变化的形式检测到。

导线126、113一般为Ta或Rh。然而，也可以使用更低电阻的材料。它们是可选择的，且用来调节屏蔽到屏蔽的间隔。如果不存在导线126和113，可以使用底部和顶部屏蔽S1和S2作为导线。籽层125一般为NiFeCr、NiFe、Ta、Cu或Ru的一个或更多层。AF层124一般是Mn合金，例如PtMn、NiMn、FeMn、IrMn、IrMnCr、PdMn、PtPdMn或RhMn。如果使用硬磁层代替AF层，该硬磁层一般是CoPt或FePt合金，例如CoPtCr。帽盖层112提供防腐蚀保护，一般由Ru或Ta形成。

铁磁层122(AP1)、120(AP2)和110(自由层)一般由Co、Fe、Ni、它们合金中的一种、或这些材料的多个层形成，例如CoFe/NiFe双层。CoFe/NiFe双层一般用在自由层中。例如，AP2层120可以是CoFe合金，一般为10～30厚；自由铁磁层110可以是CoFe合金的双层，一般为10～15厚且形成在间隔层130上，一般10～30厚的NiFe合金形成在所述双层的CoFe层上。AP被钉扎结构中的APC层一般由厚度在约4～10之间的Ru或Ir形成。

在传感器叠层外邻近自由铁磁层110侧边缘或叠层内也可以包括硬磁层(未示出)，如CoPt或CoCrPt层，用于自由铁磁层110的磁稳定或纵向偏置。

自由层110、AP2层120、帽盖层112和导电非磁间隔层120中的一层或更多层还可以包括纳米氧化物层(NOL)，从而局部限制电流路径和增大有效电阻率。例如，通过在自由层、AP2层、帽盖层或导电间隔层的某些地方沉积一些CoFe之后，中断该沉积，并且将其在0.1～10托(Torr)的O₂或O₂/Ar气体中其表面氧化几分钟，可以形成CoFeNOL。NOL也可以通过氧化其它材料如Cu-Al或Cu-Ti合金来形成。

图5是与图4的类似的CPP-SV读头的侧部截面图，该CPP-SV读头在间隔层130’中具有NOL，且具有简单被钉扎层120’取代AP被钉扎结构。传感器叠层在ABS处具有第一或检测边缘150，以及与检测边缘相距一称之为“条高”(stripe height，SH)的距离定位的第二或后边缘152。检测电流流过的传感器叠层的面积A由此大致可以通过TW×SH来给出。间隔层130’可以通过氧化Cu-Al合金以形成非导电氧化铝(Al₂O₃)区域160和导电Cu区域162来形成。流过传感器叠层的检测电流基本上被限制为流过间隔层130’的导电区域162。这种类型的NOL和制造它的方法在Fukuzawa等人发表的文章“MR Enhancement by NOL Current-Confined-Path Structures in CPPSpin Valves”(IEEE Transactions on Magnetics，第40卷，第4期，2004年7月，第2236-2238页)及在美国专利6,686,068中进行了描述。由于非导电区域160通过氧化整个间隔层来形成，导电区域162一般随机分布在检测和后边缘150、152之间整个间隔层130’内。另外，由于间隔层的氧化范围由许多因素决定，所以不容易控制导电区域162的尺寸和位置。

图6是根据本发明的CPP-SV读头的一实施例的侧部截面图。间隔层230包括两个部分：由绝缘层240间隔开的导电间隔层230a和导电间隔层230b。绝缘层240具有孔242，相对后边缘252更接近传感器叠层的检测边缘250地定位。由虚线表示的检测电流Is垂直流过传感器叠层，但一般限制为流过孔242。

以下面的方法形成间隔层230和具有孔242的绝缘层240。第一导电间隔层230a，一般为Cu，在被钉扎层120’上沉积至大约20的厚度。然后，绝缘层240，一般为氧化铝，在层230a上沉积至大约20的厚度。除了氧化铝，其它也适合绝缘层240的材料包括SiO₂、TiO和MgO。随后通过旋涂法在绝缘层240上沉积适合于电子束光刻的抗蚀剂，如PMMA。然后通过电子束(e束)工具在抗蚀剂上写对应于用于所述孔的所需形状的图案。然后曝光的抗蚀剂被显影并且绝缘层240被离子束研磨或反应离子蚀刻(RIE)，从而在绝缘层240中形成孔242。随后除去抗蚀剂。可以在沉积绝缘层240之后且在施加电子束抗蚀剂之前加增加硬碳层。于是在对抗蚀剂曝光和显影之后采用离子研磨将孔的设计转移到硬碳层。然后该硬碳层作为掩膜用于RIE蚀刻。在形成孔之后，在绝缘层240上沉积第二导电间隔层230b，一般为Cu。该第二Cu层将填充孔242，从而在层230a和230b之间提供导电路径。在沉积Cu间隔层230b之前可能需要离子束蚀刻步骤，以便从孔完全除去任何污染物。

图7是图6中A-A截面的视图，示出了绝缘层240中的孔242。该孔一般具有矩形形状，因为用电子束工具形成直线相对比较容易。然而，该孔可具有由通过电子束工具写的其它图案产生的其它形状。尽管绝缘层240示出为具有单个孔242，但也可以形成多个孔，比如多个矩形孔。孔的位置优选定位为离传感器叠层的检测边缘250比后边缘252更近。如果孔分布在绝缘层240的整个区域，则优选所述孔的超过一半的总面积应当位于离检测边缘250比后边缘252更近。孔的总面积决定传感器叠层的R和ΔR。例如，对于没有本发明的绝缘层和孔并具有200厚度的PtMn层的一般CPP-SV读头，传感器叠层的电阻-面积(RA)的乘积可能接近0.04Ω-μm²，且Δ(RA)/RA＝ΔR/R＝2.0％。这些值是使用CoFe合金的自旋阀的通常值。使用其它材料，例如Heusler合金，可以将RA值提高到0.05Ω-μm²，将ΔR/R值提高到5％或更大。如果将厚度为20的缘绝层240插入在该间隔层内，并在传感器叠层的前半部分(接近检测边缘250)中形成占面积A的约10％的孔，则Δ(RA)和SV叠层的有源层对RA的贡献将提高约10倍。相反，否则将构成总RA乘积的90％的非有源层(如AF层)对RA的贡献将保持相对不变，只导致仅约2倍的RA总增加。由此，具有10％孔面积的CPP-SV叠层的有效ΔR/R将增加为5倍或更多，该例中相当于约15％的有效ΔR/R。

尽管图6示出了绝缘层240位于间隔层230内，但具有孔242的绝缘层240也可以位于间隔层的下面，例如在被钉扎层120’和间隔层230之间，或位于间隔层的上方，例如在间隔层230和自由层110之间。

在图6和7的实施例中，仅示出了单个含有孔的层240。在这样的实施例中，在电流流过孔242之后，会趋向于在整个传感器中扩散。这会导致一些电流离开传感器的在读头中产生最高输出的区域引导。图8是根据本发明的CPP-SV读头另一实施例，具有可以限制该电流扩散的第二含孔层。图8中的绝缘层包括第一和第二绝缘层340a、340b，每个分别至少具有一个孔342a、342b。第一绝缘层340a位于被钉扎层120’的上方、导电非磁间隔层330的下方。第二绝缘层340b位于自由层110和间隔层330之间。图9是图8中A-A截面的视图，示出了一般具有矩形形状的每个孔342a、342b。然而，这两个孔是非平行地排列的，并优选为彼此垂直，以便在它们交迭处定义通过间隔层330的电流路径350。每个具有孔的绝缘层如上所述地形成，所述孔通过抗蚀剂的电子束构图来形成。孔342a、342b可以具有不同的形状和尺寸。例如，孔342a可以是80nm×40nm矩形，孔342b可以是30nm×90nm矩形，从而得到30nm×40nm的电流路径350。尽管每个绝缘层340a、340b示出为具有单个孔，但在每个绝缘层中可以形成多个孔，例如在每个绝缘层中的多个通常平行的矩形形状的孔。这将获得类似于路径350的多个电流路径。孔被构图为使得电流路径更靠近传感器叠层的检测边缘250而不是后边缘252。

在图8实施例的一个变体中，绝缘层340a可以位于导线层126上，即在基底和被钉扎层120’之间，层125、124和120’则位于该绝缘层340a和间隔层330之间。除了层340a的这种设置，或作为一种选择，层340b可以位于自由层110之上，即，自由层110位于间隔层330和第二绝缘层340b之间。这将允许整个SV传感器能够在单膜沉积工艺中制造。这将允许含孔层340a、340b中的一个或两个都被设置于有源区之外，由此免除了中途停止有源区中的膜沉积工艺。这将减少SV传感器内部污染的可能性，确保最高的ΔR/R。

图10是曲线，示出了作为与ABS的距离的函数的来自被检测的外部磁场的归一化信号通量。用于相对小的传感器即具有约40nm的SH的传感器的曲线(实线)显示出在传感器的后边缘处通量下降近50％。对于更大的传感器，通量朝着传感器的后边缘下降更快，如用于具有约400nm的SH的传感器的曲线(虚线)所示。图10表示出本发明的优点在于，靠近检测边缘的孔位置将比靠近后边缘的孔对总信号显著贡献更多。对于SH＝40nm的传感器，如果孔设置为离ABS 32nm(图10中0.8的刻度处)，传感器将只检测到约65％的总通量。另一方面，如果孔位于8nm处(0.2的刻度处)，传感器将获得100％的最佳输出。电子束蚀刻的使用使得在绝缘层中实现相对精确的孔定位，从而使得孔的大部分表面区域更靠近于传感器叠层的检测边缘而不是后边缘。

尽管图6和8中示出的CPP-SV读头是“底被钉扎”读头，因为被钉扎层120’位于自由层110的下方，但自由层110可以位于被钉扎层120’的下方。CPP-SV传感器可以是双自旋阀传感器，类似美国专利5,287,238中描述的用作CIP-SV传感器的双自旋阀结构。参见图6，这种传感器具有形成在自由层110之上的第二导电非磁间隔层(类似层230)、及该第二非磁间隔层上的第二被钉扎层(类似层120’)。这样，根据本发明的双CPP-SV传感器将使其间隔层的一个或两个形成有绝缘层，如图6或图8所示和上面描述的。

尽管已参照优选实施例具体地展示并描述了本发明，但应当理解的是，在不偏离本发明的精神和范围的前提下，本领域熟练技术人员可以在形式和细节上做各种改变。因此，应当认为，本发明的范围仅由所附的权利要求来限定和说明。