可减小外围区域中临界尺度的半导体装置的制造方法

摘要

本发明揭示一种制造其中外围区域的临界尺度减小的半导体装置的方法。该方法包括下列步骤：在包含单元区域及外围区域的基板上形成氮化硅层；在该氮化硅层上形成氧氮化硅层；在该氧氮化硅层上形成线型光阻图案使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有可抑制图案坍塌发生的宽度；蚀刻该氧氮化硅层及该氮化硅层，藉由抑制聚合物产生直至剩余氧氮化硅层及剩余氮化硅层的宽度小于用作蚀刻掩模的光阻图案宽度；及过度蚀刻剩余氮化硅层。

说明书

技术领域

本发明涉及一种制造半导体装置的方法；且更详言之，涉及一种形成具有减小线宽度的线型图案的方法。

背景技术

由于半导体装置的设计规则已减小，因此在例如动态随机存取存储器(DRAM)装置中的半导体装置的例如栅结构的线型图案宽度在单元区域及外围区域中已成比例地减小。举例而言，在应用100nm的设计规则的DRAM装置中，外围区域中的掩模具有对应于发展的检视临界尺度(develop inspection critical dimension，DICD)的1.130μm的线宽度及对应于最终检视临界尺度的0.170μm的线宽度。然而，绘图装置需要更大程度减小的临界尺度以符合高速操作的需求。

尽管有此需求，但由于图案坍塌现象使得掩模的CICD减少已达到一个限制。又，用以形成线型图案的蚀刻过程引起线型图案的FICD相较于线型图案的DICD增加，且因此，外围区域中的CD减少限制至一所需程度。

图1为显示习知掩模图案的CD变化的剖面视图。

如所示，在限定有单元区域A及外围区域B的基板10上形成栅极导电层101。栅极硬掩模102在该栅极导电层101上被图案化，该栅极导电层101上覆盖有图案化的抗反射涂覆层103。部分的光阻图案104留在该图案化的抗反射涂覆层103上。

此处，该栅极导电层101包含多晶硅及硅化钨的堆叠结构。该栅极硬掩模102及该图案化的抗反射涂覆层103被分别使用氮化硅及氧氮化硅(silicon oxynitride)所形成。又，参考注记W1及W2分别表示形成光阻图案104时的单元区域A及外围区域B中的CD。参考注记W1A及W2B分别表示形成最终图案结构后的单元区域A及外围区域B中的CD。

如图1所示，形成最终图案结构后，单元区域A及外围区域B中的图案结构的CD增加。

图2为显示习知栅结构线宽度的图示。此处，栅结构线宽度为FICD。

如所示，习知栅结构的单元区域中的线宽度为约0.120μm，而栅结构的外围区域中的线宽度为约0.170μm。

据此，可能具有的问题为相较于最初形成图案的DICD，习知所形成图案的FICD增加。

发明内容

因此本发明的目的是提供一种制造可减小外围区域中线型图案临界尺度的半导体装置的方法。

依据本发明的一目的，提供一种制造半导体装置的方法，包括下列步骤：在分为单元区域及外围区域的基板上形成氮化硅层；在该氮化硅层上形成氧氮化硅层作为抗反射涂覆层；在该氧氮化硅层上形成线型光阻图案使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有抑制图案坍塌发生的宽度；使用该光阻图案作为蚀刻掩模，依序蚀刻该氧氮化硅层及该氮化硅层，该蚀刻经由抑制聚合物产生而持续至剩余氧氮化硅层及剩余氮化硅层的宽度小于光阻图案的宽度；及过度蚀刻(over-etch)剩余氮化硅层。

依据本发明的另一目的，提供一种制造半导体装置的方法，其包括下列步骤：在分为单元区域及外围区域的基板上形成导电层；在该导电层上形成氮化硅层作为硬掩模；在该氮化硅层上形成氧氮化硅层作为抗反射涂覆层；在该氧氮化硅层上形成线型光阻图案，使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有抑制图案坍塌发生的宽度；使用该光阻图案作为蚀刻掩模，依序蚀刻该氧氮化硅层及该氮化硅层，该蚀刻经由抑制聚合物产生而持续至剩余氧氮化硅层及剩余氮化硅层的宽度小于光阻图案的宽度；过度蚀刻剩余氮化硅层；移除该光阻图案；使用该剩余氧氮化硅层及剩余氮化硅层作为蚀刻掩模，蚀刻该导电层；及移除剩余氧氮化硅层。

附图说明

本发明上述及其它目的及特征将参考下列较佳实施例的描述配合附图加以说明，其中：

图1为习知掩模图案的临界尺度变化的剖面视图；

图2为显示单元区域及外围区域中习知栅结构线宽度的图示。

图3A及3B为说明依据本发明较佳实施例的形成图案结构的制程的剖面视图；

图4A至4C为说明依据本发明另一较佳实施例的形成栅结构的制程的剖面视图；及

图5为显示依据本发明的在单元区域及外围区域中所形成的栅结构的线宽度的图示。

具体实施方式

依据本发明较佳实施例的用以制造可减小外围区域中临界尺度的半导体装置的方法将参考附图详细加以说明。

图3A及3B为说明依据本发明较佳实施例的形成图案结构的制程的剖面视图。

参见图3A，在分为单元区域A及外围区域B且其中制备有各种装置元件的基板200上形成氮化硅层210A作为蚀刻目标层。接着，在该氮化硅层201A上形成氧氮化硅层202A，其为抗反射涂覆层。随后，利用光刻在该氧氮化硅层202A上形成用以形成线型图案的光阻图案203。此时，将于单元区域A中形成的最终图案结构的宽度，亦即单元区域中最终检视临界尺度(FICD)表示为W1A。然而，由于偏置制程，其引起该最终图案结构的CD减小，因此该光阻图案203型形成为宽度W1大于最终图案结构的宽度W1A。此处，光阻图案203的宽度W1为发展的检视临界尺度(DICD)。

同时，为了维持前述偏置制程，该光阻图案203在用以蚀刻该氮化硅层201A的蚀刻制程期间应不损坏。同时，该蚀刻制程是在可引起氮化硅层201A可以大量被蚀刻的流程(recipe)下进行。

如图3B所示，在上述蚀刻流程下，该氧氮化硅层202A及氮化硅层201A依序使用该光阻图案203作为蚀刻掩模被加以蚀刻。如所示，在单元区域A中，光阻图案203的宽度W1，亦即单元区域A中的DICD减小为该宽度W1A。又，在外围区域B中，光阻图案203的宽度W2，亦即外围区域B中的DICD减小为对应于FICD的最终图案结构的宽度W2B。此处，参考编号202B及201B分别表示图案化的氧氮化硅层及图案化的氮化硅层。

更详言之，图2A所示的氧氮化硅层202A使用CHF₃及CF₄的混合气体被加以蚀刻。此时，CHF₃气体使用比范围为约1.1至约1.6而CF₄气体使用比为约1。又，图2A所示的氮化硅层201A使用与上述不同比的CHF₃及CF₄的蚀刻气体被加以蚀刻；亦即，CF₄气体比范围自约1.1至约2，而CHF₃气体比约1。此时，夹盘(chuck)温度设定为高于约50℃以控制导入晶圆中的聚合物量，因而维持偏置制程。

在形成图案化的氮化硅层201B后仍留下的部分的氮化硅层201A藉由提供蚀刻气体而被过度蚀刻，该气体是通过混合比范围为自约1.5至约3的CHF₃气体与比约1的CF₄气体而获得。此蚀刻气体的特别设定比值导致钝化制程，其避免上述所得图案结构在过度蚀刻制程期间被损坏。因此，于单元区域A中，依据本发明所形成的最终图案结构的FICD与习知所形成的最终图案结构的FICD几乎相同或更小。另一方面，在外围区域B中，依据本发明所形成的最终图案结构的FICD与习知所形成的最终图案结构的FICD相较有更大程度的减小。

图4A至4C为说明依据本发明另一较佳实施例的形成栅结构的制程的剖面视图。

参见图4A，在分为单元区域A及外围区域B且其中制备有各种装置元件的基板300上形成栅极导电层301A，其为蚀刻标的层。接着在该栅极导电层301A上依序形成氮化硅层302A及氧氮化硅层303A，其为抗反射涂覆层。随后，利用光刻制程在该氧氮化硅层303A上形成用以形成线型栅结构的光阻图案304。此处，该栅极导电层301A包含选自由多晶硅、钨、硅化钨及其组合所组成的一组的材料。

此时，于单元区域A中的对准的最终栅结构的宽度，即FICD表示为W1A。然而，由于偏置制程，该对准的最终栅结构的宽度W1A减小。因此，光阻图案304的宽度设为大于该对准的最终栅结构的宽度W1A。此处，光阻图案304的宽度为DICD并表示为W1。

同时，为了维持前述偏置制程，该光阻图案304在用以在该氮化硅层302A上进行的蚀刻制程期间应不损坏，且该蚀刻制程是在可引起氮化硅层302A可以大量被蚀刻的流程下进行。

参见图4B，在此蚀刻流程之下，该氧氮化硅层303A及氮化硅层302A使用该光阻图案304作为蚀刻掩模依序被蚀刻。参考标记303B及302B分别表示图案化的氧氮化硅层及图案化的氮化硅层。

经由此蚀刻制程，单元区域A及外围区域B中的DICD，亦即单元区域A中光阻图案304的宽度W1及外围区域B中光阻图案304的宽度W2减小至单元区域A中经对准的最终栅结构的宽度W1A及外围区域B中经对准的最终栅结构的宽度W2B。

蚀刻流程的更详述中，图3A所示的氧氮化硅303A使用蚀刻气体蚀刻，该蚀刻气体由比范围为约1.1至约1.6的CHF₃气体的蚀刻气体与比为约1的CF₄的另一蚀刻气体混合而得。又，图3A所示的氮化硅层302A使用与上述不同比的CHF₃及CF₄的蚀刻气体予以蚀刻。亦即，CF₄蚀刻气体比范围为约1.1至约2，而CHF₃蚀刻气体比约1。此时，夹盘温度设定为高于约50℃以控制导入晶圆中的聚合物量，因而维持偏置制程。

同时，对在形成图案化的氮化硅层302B后仍留下的部分的氮化硅层302A进行过度蚀刻。此时，CHF₃的蚀刻气体使用比范围为约1.5至约3而CF₄的蚀刻气体使用比为约1。蚀刻气体的该特别设定比值导致钝化制程，因而防止该栅结构历经过度蚀刻制程。

参见图4C，该光阻图案304藉由光阻剥除制程移除。接着，使用图案化的氧氮化硅层303B及图案化的氮化硅层302B作为蚀刻掩模，蚀刻该栅极导电层301A。此处，图案化的氧氮化硅层303B及图案化的氮化硅层302B分别为抗反射涂覆层与栅极硬掩模。随后，移除图案化的氧氮化硅层303B，因而完成栅结构的形成，该结构包含图案化的氮化硅层302B及图案化的栅极导电层301B。因此，在单元区域A中，依据本发明的最终形成的栅结构的FICD与习知所形成的栅结构的FICD几乎相同或更小。另一方面，在外围区域B中，依据本发明的最终形成的栅结构的FICD与习知所形成的栅结构的FICD相较有更大程度的减小。

图5为显示依据本发明的在单元区域及外围区域中所形成的栅结构的线宽度的图示。此处，栅结构的线宽度为FICD。

参考图2，在单元区域中的习知栅结构的线宽度为约0.120μm，而外围区域中栅结构的线宽为约0.170μm。另一方面，如图5所示，依据本发明的在单元区域及在外围区域中所形成的栅结构的线宽度为约0.110μm，而外围区域中栅结构的线宽度小于约0.140μm。因此，证实与习知栅结构的线宽度相较，此外围区域中栅结构的线宽度更大程度地减小。

依据本发明较佳实施例，在单元区域中，用以形成线型图案的掩模图案的DICD相较于习知掩模图案是增加的。另一方面，在外围区域中，该掩模图案最初定义为最小DICD，其避免发生图案坍塌，然后，单元区域中底部图案结构藉由应用特定蚀刻流程而接受过度蚀刻制程。虽然单元区域中的底部图案结构被过度蚀刻，但外围区域中的底部图案结构亦被大量蚀刻，因而获得所需线宽度。此效应的结果，可改善集成度规模。

虽然该栅结构形成制程已藉由本发明较佳实施例举例说明，但此例举的图案形成可应用于任何线型图案，包含作为抗反射图覆层的氧氮化硅及作为硬掩模的氮化硅层。

本申请包含2004年6月25日向韩国专利局所提出申请的韩国专利申请号KR 2004-0048365的相关主题，其整个内容通过参考被合并入该申请。

虽然本发明已参考某些较佳实施例加以描述，但本领域的技术人员应了解在不脱离后附权利要求所界定的本发明的精神及范围的情况下，可作各种变化及修饰。

主要组件符号说明

100        基板

101        栅极导电层

102        栅极硬掩模

103        抗反射涂覆层

104        光阻图案

200        基板

201A       氮化硅层

201B       图案化的氮化硅层

202A       氧氮化硅层

202B       图案化的氧氮化硅层

203        光阻图案

300        基板

301A       栅极导电层

301B       栅极导电层

302A       氮化硅层

302B       图案化的氮化硅层

303A       氧氮化硅层

303B       图案化的氧氮化硅层

304        光阻图案

A          单元区域

B          外围区域

W          宽度。