法律状态公告日
法律状态信息
法律状态
2013-01-02
未缴年费专利权终止 IPC(主分类):H01L25/065 授权公告日:20090114 终止日期:20111104 申请日:20041104
专利权的终止
2009-01-14
授权
授权
2005-07-13
实质审查的生效
实质审查的生效
2005-05-11
公开
公开
技术领域
本发明涉及到集成电路芯片封装与微电子器件组装技术。
技术背景
目前在电子电路封装领域所涉及到堆叠封装的最新技术均集中在硅片级的多硅片封装,即将多个硅片堆叠封装到一个传统的封装芯片内,从外形看与通常的集成电路芯片封装没有区别。这样的集成电路仍需要传统的印刷电路板(PCB-Printed Circuit Board)将其组成可应用的电子系统。本发明将电路封装成双面引出电极形式、通过转接层将集成电路堆叠组装到一起,实现无传统PCB的电路连接、无PCB的电子系统。使电子系统更趋微型化、集成化、更高的可靠性。
发明内容
本发明的目的是提供一种堆叠式双面电极封装与堆叠式多芯片组装的技术。
本发明通过下述技术方法予以实现(参照附图1~3)。堆叠式双面电极封装与堆叠式多芯片组装的技术,从封装芯片1的上端面2引出上端面电极3,在下端面6引出下端面电极5,在封装芯片1侧面预留跨接电极4用于多芯片间联接和间隔跨芯片联接。上述封装方法构成了堆叠式双面电极封装芯片。为了实现堆叠式多芯片组装,在封装芯片1的上、下端面2和6分别设有平面跨接连线8,构成中间转接层7。在中间转接层的上端面同样设有电极3,下端面设有电极5。并根据电路设计的需要,在中间转接层7的上、下端面设计成不同的跨接连线8,通过中间转接层7可实现相邻两个堆叠式双面电极封装集成电路芯片各电极的任意跨接。在转接层7的侧面也预留跨接电极4,以备芯片间跨芯片联接。上、下端面电极的形式不限,可设计为多样,达到可靠的连接即可。本发明上端面电极3设计为微球电极,下端面电极5设计为焊盘电极。在此仅以BGA(BallGrid Array-球栅阵列)方式为例。在实际应用中堆叠式双面电极封装芯片1通过中间转接层7堆叠式串连组装到一起实现电路的联接(如图3)。
本发明的有益效果在于通过一种新的双面电极封装方式和堆叠式电路组装方式,使无PCB的电子系统成为可能。
附图说明
图1为堆叠式双面电极封装芯片结构图。
图2为堆叠式多芯片组装中间转接层结构图。
图3为堆叠式双面电极封装芯片串连排放组装示意图。
图中的各芯片为正反布置,以清楚说明上、下端面的结构。
图中:封装芯片-1;封装芯片上端面-2;上端面电极-3;侧面跨接电极-4;下端面电极-5;封装芯片下端面-6;中间转接层-7;跨连接线-8。
具体实施方式
以下通过具体实施方式对本发明做进一步的说明。本发明无论是双面封装芯片1或中间转接层7都可为圆柱体或矩形体。以附图3为例,由三个双面封装芯片1和一个中间转接层7构成堆叠式多芯片组装的电子系统。中间一个双面封装芯片是具有8031内核的处理器,它的体积为φ5×4mm,上下端面的电极是一一对应的,为16个可编程IO口、一路复位端、一路计数与定时端,以及电源V和电源地GND。利用三个侧面跨接电极4和中间转接层7(转接层的体积为φ5×0.5mm)将外部电源和地线引入到各堆叠式双面封装芯片中。三个堆叠式双面封装芯片中的另外两个分别是前端的数据采集模块(它的体积为φ5×6mm)和后端的控制模块(它的体积为φ5×10mm)。封装芯片与封装芯片、封装芯片与转接层7均通过BGA工艺焊接到一起。由上述三个堆叠式双面封装芯片模块和一个中间转接层构成了一个体积小于φ5×22mm具有8个A/D采集通道和数据处理及控制功能的无PCB微型电子系统。
机译: 通过电极可以选择芯片的半导体封装和具有相同芯片的堆叠式半导体封装
机译: 制造堆叠式半导体封装的方法,该封装能够电连接半导体芯片的穿透电极而无需加热和加压
机译: 堆叠式再分配层(RDL)芯片组装封装