具有源极端选择晶体管的嵌入式闪存

摘要

本发明提供一种闪存的存储单元结构(memorycell)，该存储单元结构包含选择性晶体管以及闪存，其特征在于包含所述选择性晶体管系连接于闪存的源极端，使该闪存的漏极端不再耦合该选择晶体管以避免造成压降。

说明书

技术领域

本发明系有关于一种半导体组件，特别是一种嵌入式闪存(embeddedflash memory)存储单元结构的架构，其具有源极端选择晶体管。

背景技术

半导体制造工艺的趋势不断朝提高构装密度方向发展，因此组件的设计便不断朝向节省空间的观念演进。致力于缩小各组件的大小使得积集度提高。为了将组件缩小，组件的尺寸已被缩小至次微米或纳米范围。随着半导体的演进，多重内联机(多级单元存储技术)的使用也是集成电路制造技术发展的趋势之一。非易失性存储器的制造亦随着趋势缩小组件尺寸，非易失性存储器包含不同型式的组件，例如：PROM(可编程只读存储器)，EPROM(可擦除可编程只读存储器)，FLASH(闪存)、EEPROM(电子可擦除可编程只读存储器)。便携式计算机与电信工业已成为半导体集成电路设计技术的主要驱动力。例如，闪存可以应用在计算机中的基本输出/入系统(BIOS)，高密度非易失性存储器的应用范围则包含便携式终端设备中的大容量记忆装置、数码相机以及个人计算机的适配卡等。闪存仅需要非常少的电源，信息资料就可以以比较有效率的记忆区段(block by block)的方式来记录(或消除)。因此和其它的储存介质相比较，闪存具有十足的竞争力。不只是数码相机，笔记型计算机，掌上型电子记事薄，移动电话等电子产品，对闪存的需求，更是密不可分。闪存(FLASH)是一种非易失性存储元件，包含一可以储存电荷的浮动栅极以及控制栅极。存取时间是低电压读取运作的关键，为了迎合在动态计算器系统中的应用需求，低电功率及快速存取的功能成为非易失性存储器的设计趋向。目前的低电压闪存通常在3到5伏特的操作电压下对浮动栅极进行充电或放电动作，此外，应用于电子式可编程只读内存(ROM)均利用到某些程度的Fowler-Nordheim穿隧效应，其中冷电子隧穿硅与二氧化硅界面的能带而进入氧化传导带，当一电压施加于栅极，电荷隧穿薄的二氧化硅层。编程与擦除的方法有许多种，通常利用控制基材、漏极、源极与栅极的电压，使隧穿电子由硅经薄氧化层(穿隧氧化层)移入，在擦除模式中，则将电子放射出来。

目前以Etox为基础的嵌入式闪存(embedded flash memory)所采用的选择性晶体管系连接在漏极端。图1所示便是该漏极端选择晶体管的嵌入式闪存的电路结构。可以看出选择性晶体管10连接于闪存12的漏极端。图2所示为此现有技术在写入模式(write mode)时的电压配置，基于写入时漏极端与控制栅极均需相对正偏压，因此电压是通过上述的选择性晶体管10供给至闪存12漏极端，但是该选择性晶体管10本身也有阻值，从而造成压降，使得位于闪存12漏极端的电压被部分消耗。在读取模式(read mode)时亦有类似的情形，参阅图3。上述现象有待于改进。

发明内容

本发明的目的为提供一种嵌入式闪存的结构，即一包含具有源极端选择性晶体管的闪存，以利于解决上述的现有技术中电压被消耗造成的压降问题。

本发明提供一种闪存的存储单元结构(memory cell)，其特征包含一晶体管做为选择性晶体管(select transistor)，此晶体管的第一端电极接地，第二端电极耦合(couple)到第一参考电压(reference voltage)；一闪存，其源极与上述晶体管的第三端电极耦合，其控制栅极连接到第二参考电压以利于操作该闪存，使该闪存的漏极端不再耦合选择晶体管以避免造成压降。其中上述的晶体管可包含金属—氧化物—半导体场效应晶体管(MOSFET)。

附图说明

本发明的较佳实施例将结合下列附图做进一步阐述：

图1为现有技术的电路结构示意图。

图2为现有技术的写入模式电路偏压示意图。

图3为现有技术的读取模式电路偏压示意图。

图4为本发明的电路结构示意图。

图5为本发明的写入模式电路偏压示意图。

图6为本发明的读取模式电路偏压示意图。

具体实施方式

本发明提供一崭新嵌入式闪存结构。本发明特征之一包含将选择性晶体管发置于闪存的源极端，以避免在写入模式或读取模式时供给到漏极端的电压因被消耗而造成压降。

本发明的实施例配合图4至图6详细说明如下。首先参阅图4，图中所示为本发明的存储单元结构电路示意。本发明的闪存存储单元结构包含一金属—氧化物—半导体场效应晶体管20做为选择性晶体管，此金属—氧化物—半导体场效应晶体管的一端接地，栅极耦合(couple)到第一参考电压(referencevoltage)。一闪存22，其源极与上述晶体管20的第三端耦合。控制栅极则连接到第二参考电压以利于操作该闪存22，该闪存22的漏极端则不再耦合选择晶体管以避免造成压降。

图5以及图6所示为本发明快闪存储单元结构于写入模式以及读取模式下的电压状态。由图5以及图6中可知，偏压于闪存22漏极端的电压不再因选择性晶体管本身的原因而造成压降。在此必须说明的是图中所示的电压只做为实施例仅供参考而已，不是用来限定本发明。

以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的专利申请范围；凡其它未脱离本发明所揭示的精神下所完成的等同改变或修正，均应包含在本专利申请的范围内。