具有慢光载流子的阻挡层的高速光电二极管及其形成方法

摘要

本申请公开了具有慢光载流子的阻挡层的高速光电二极管及其形成方法。一种结构(以及形成结构的方法)包括光检测器、形成在所述光检测器下面的衬底、以及形成在所述衬底上的阻挡层。埋置的阻挡层优选包括单或双p－n结，或气泡层，用于阻止或消除漂移场较低的区域中的慢光生载流子。

说明书

技术领域

本发明涉及半导体器件，具体地涉及光电二极管以及形成用于阻止或消除电场较低的区域中的慢的光生载流子的埋置层的方法。

背景技术

硅中850nm光的吸收长度为15-20μm，远长于在该波长处如GaAs等常见III-V族半导体的1-2μm的吸收长度。

因此，高速硅光检测器经常被设计成具有横向结构，而不是垂直结构，以尝试从吸收长度中解耦(decouple)光载流子的渡越时间并将制造大尺寸垂直特征的复杂性减到最小，因为半导体处理通常对薄膜(＜＜1微米)特征最理想。

这些横向结构通常具有以下的一种形式：(1)具有扩散或注入的指状结构(finger)的PIN检测器；或(2)金属-半导体-金属(MSM)检测器。在这些横向结构中，在半导体的表面处电场较高，并随深度降低。在半导体的表面下较深处产生的光载流子经受较弱的电场，并慢慢地向上漂移到接触(区)。这些“慢载流子”在频率响应中产生低频率尾部，限制硅中器件的总带宽为小于约1GHz。

由此，在使用硅的光检测器中，吸收长度有些大(例如，它可以延伸到表面以下20μm(或者甚至更多，取决于波长))，结果是，如果吸收太深，则“慢载流子”仍能达到检测器的接触区域(例如，阳极和阴极)。因而产生了半导体中深处感应的电场不如表面附近的阳极和阴极电场强的问题。

这样，再次载流子将缓慢地向上漂移到阳极和阴极。因此，当很短的光脉冲激发检测器时，在理想的光检测器中，相同的形式(例如形状等)将反映在光检测器产生的电流中，这是由于很短的光脉冲会导致检测器中非常短的电子脉冲。

然而，如果载流子的收集周期较长，那么代替短电流脉冲，会得到电流快速升高，然后缓慢的衰减(例如，长“尾部”)，这是由于收集深(慢)载流子需要一些时间。这是一个问题，因为“长尾部”对于信息等的传输(特别是在光纤上)是不可接受的。具体地，由于每个脉冲被用于传送一个比特，因此各个比特在时间刻度上必须相互隔开相当远。否则，如果存在长尾部，那么很难将一个比特与另一个比特相互区别开。这限制了该光检测器可以被使用的比特率。

通过使用横向沟槽检测器(LTD)结构可以将以上效应在某种程度上最小化，如J.Crow等人的题为“Lateral trench optical detector”的美国专利No.6,177,289以及M.Yang等人的题为“Methods for forming lateraltrench optical detectors”的美国专利No.6,451,702中所述。然而，如M.Yang等人在Proceedings of 59_th DRC的第153页(2001年)中所述，深沟槽之下产生的载流子限制了带宽。

甚至是大部分的吸收发生在表面附近的GaAs MSM检测器，由于边缘场，带宽被限制为约2-3GHz。由此，目前在工业中使用的大部分光检测器采用了垂直的PIN结构以获得10GHz的带宽操作。

目的是阻止慢载流子而不降低检测器的其它特性。一个解决方案是用绝缘体上硅(SOI)结构阻挡载流子，如共同转让的Y.H.Kwark等人的题为“Silicon-on-insulator trench photodiode structure for improved speedand differential isolation”的共同等待批准的美国专利申请No.09/678,315中所述(IBM案号为No.YOR920000052US1)，以及J.Y.L.Ho等人在Appl.Phys.Lett.69，16-18(1996年)和Min Yang等人在2001 IEDM，paper24-1(2001年)中描述的。在Min Yang等人的2001 IEDM，paper 24-1(2001年)中介绍了使用SOI在3.3V时的带宽约2.0GHz，峰值量子效率为51％。

然而，如果存在SOI层，那么要在进行吸收的硅层下提供完全不同的材料。也就是，一些还没有被吸收的光将到达阻挡层，然后将被反射回检测器内。这未必是不利的，但如果表面很平坦(例如，埋置的氧化物极平坦)，那么该表面将起镜面反射器的作用，结果是结构的反射率主要取决于波长。因此，该结构将作为由三层(例如，上层、硅层和埋置氧化层)形成的谐振(共振)腔。

因此，在底部硅/氧化物界面处的反射产生了一个谐振腔结构，其中量子效率是入射光的波长的强函数。该效应也称做“标准具(etalon)效应”。在SOI膜至少8μm厚以使光充分吸收的同时，它的厚度必须控制得具有优于0.75％的精确度，以获得最小的反射。在单个晶片上和从晶片到晶片很难实现这种严格控制。

具体地，谐振器的特性包括在传送中存在最小值。每个最小值表示在检测器中几乎没有光被吸收。如果可能的话，应该避免最小值，但如果光检测器的结构层很厚，那么这一点很难实现，因为最小值的间隔非常小。另一方面，虽然可以使层较薄，但将不会有大的吸收量并且量子效率会受损害(例如，转变成电子的光子量很少)。

此外，使用SOI具有其它一些不足之处。例如，SOI晶片的成本目前约为体硅的五倍。

此外，诸如SIMOX或键合等SOI晶片制造技术适合于制备薄SOI晶片，其具有小于约1μm的SOI厚度。由此，制备厚SOI晶片需要额外的硅外延步骤，用于将SOI膜增厚到约8μm。

在另一常规技术中，如Bassous等人的题为“High speed silicon-basedlateral junction photodetectors having recessed electrodes and thick oxideto reduce fringing fields”的美国专利No.5,525,828中介绍的，提出了半导体内部深处存在的光生载流子超出了电场影响的问题。

具体地，美国专利No.5,525,828尝试在界面以下预定距离处形成阻挡层，以用于限制电极收集光生载流子。

然而，对于用于慢载流子的阻挡层，美国专利No.5,525,828提出了一种重掺杂层。该重掺杂层具有少数载流子的短寿命，由此增加了在重掺杂层下面形成的慢载流子的复合机会。

此外，由于掺杂剂扩散问题，这种重掺杂层很难制备。实际上，虽然公开了重掺杂层减少了载流子寿命，但没有公开任何有关形成势垒以阻止载流子的信息。轻掺杂的P-N结回避了重掺杂层通常具有的诸如掺杂剂扩散和互电容等问题。

发明内容

鉴于常规技术的以上和其它问题、缺点和不足，本发明的一个目的是提供一种高速光电二极管，其基本上具有很少(或优选地没有)慢载流子并且基本上没有标准具效应。

本发明提供一种方法(和结构)，其中埋置的阻挡层与光检测器组合以阻挡或消除慢载流子。埋置的阻挡层不形成标准具，并且可以作为扩散(漫射)反射镜。

应该注意，为简化起见，这里讨论的结构(和方法)是用于硅横向沟槽检测器(silicon lateral trench detector，LTD)的具体例子。虽然SiLTD可能对某些应用特别有意义，但本领域的技术人员整体上考虑本申请之后可以清楚地认识到，该结构(和方法)是通用的，可以适用于其它的光电二极管结构，例如，用如Ge、SiGe、InP、InGaAs和GaAs等其它材料形成的PIN、MSM。

在本发明中，讨论了阻挡层的多个(例如四个)实施例。也介绍了与用于每个实施例的器件结构结合的制备方法。

在本发明的第一实施例中，诸如SiLTD等光电二极管包括交替的横向n+和p+指状结构，以及位于n型衬底上(例如优选地在顶部)的轻掺杂的p型吸收区，由此形成了用于阻止慢载流子的p-n结。相同结构的不同变形包括p型衬底顶部上的轻掺杂的n型吸收区，同样形成用于阻止慢载流子的p-n结。

在本发明的第二实施例中，诸如SiLTD等光电二极管包括交替的横向n+和p+指状结构，以及位于衬底内(例如，嵌入)的轻掺杂的吸收区。通过对衬底逆掺杂(counter-dope)(例如，如果使用p型衬底，那么通过n型掺杂形成阻挡层)，阻挡层被插在光电二极管下面，由此形成p-n-p(例如假设p型衬底)的膜叠层，用于阻止慢载流子。

在本发明的第三实施例中，诸如SiLTD等光电二极管包括位于轻掺杂的n型或p型吸收层内的交替的横向n+和p+指状结构，该光电二极管形成在嵌入在衬底中的埋置的“气泡”(bubble)层上。气泡层用于阻止和消除在衬底中较深处产生的慢载流子。

在本发明的第四实施例中，诸如p-n结或气泡层等埋置阻挡层局部地形成在光电二极管下面。优选地，埋置层仅形成在晶片的选定区域中，通常至少覆盖器件区。

采用本发明的以上和其它方面、特征和元素，可以提供基本上具有很少的(或优选没有)慢载流子并且基本上没有标准具效应的高速光电二极管。

由此，与形成重掺杂层作为用于慢载流子的阻挡层相反，本发明提供了阻止或消除慢载流子的若干解决方案。如以上简要提到和下面进一步详细介绍的，这些解决方案为p-n(或p-n-p)结阻挡和气泡层阻挡。这些结构与以上常规技术中介绍的重掺杂层完全不同。

实际上，对于P-N结实施例，本发明用P-N结阻止载流子的机理与用于减少载流子寿命的重掺杂层的机理完全不同。

更具体地，在第一和第二实施例中，本发明依赖于形成势垒以阻挡载流子。由于阻止载流子使用的机理不同(例如轻掺杂的P-N结)，因此避免了诸如重掺杂层通常具有的掺杂剂扩散以及由于掺杂膜作为接地平面造成的互电容等的问题。

对于“气泡”层的实施例，这种新颖结构没有被常规技术以任何方式讨论或暗示过。

更具体地，气泡层与任何常规结构的结构和形状在物理上都不同。此外，气泡层在一层中组合了两个机理用于克服慢载流子(即，通过复合和阻止效应消除)。

此外，由于气泡的随机性，可以调整气泡层形成扩散(漫射)反射镜。对于扩散反射的益处，常规的技术完全没有记载，这样显然存在标准具问题(由于镜面反射造成的)。

附图说明

下面参考附图和非限定性的实施例更详细地介绍本发明，其中：

图1示出了衬底100A中具有埋置阻挡层105的一般二极管的剖面示意图；

图2示出了具有埋置阻挡层的横向光电二极管200的俯视图；

图3示出了具有埋置的单个p-n结的LTD光电二极管300的剖面示意图；

图4示出了具有埋置的单个p-n结的横向PIN光电二极管400的剖面示意图；

图5示出了具有埋置的单个p-n结的MSM光电二极管500的剖面示意图；

图6示出了具有埋置的双p-n结的LTD光电二极管600的剖面示意图；

图7示出了具有埋置的双p-n结的PIN光电二极管700的剖面示意图；

图8示出了具有埋置的双p-n结的MSM光电二极管800的剖面示意图；

图9示出了具有埋置的气泡层950的LTD光电二极管900的剖面示意图；

图10示出了具有埋置的气泡层1050的PIN光电二极管1000的剖面示意图；

图11示出了具有埋置的气泡层1150的MSM光电二极管1100的剖面示意图；

图12-14示出了具有埋置的p-n结的SiLTD的模拟结果，其中：

图12示出了带有和不带有埋置的结的SiLTD的模拟频率响应；

图13示出了模拟的在-5.0V时的渡越时间限制的带宽和整个带宽与埋置的p-n结和指状结构的底部之间的间距H之间的函数关系；

图14示出了在-5.0V、H＝1.5μm(左侧视图，显示了穿通)和H＝3.5μm(右视侧图，显示没有穿通)时净载流子浓度的模拟二维等值线图。

图15A-15D分别示出了由不同的注入条件和退火形成的气泡层的剖面的透射电子显微照片(TEM)；

图16(a)-17示出了具有埋置的气泡层的SiLTD的模拟结果，其中：

图16(a)到16(c)示出了气泡层的不同特性的模拟频率响应；以及

图17示出了带有埋置的气泡层的SiLTD的模拟暗电流；以及

图18示出了带有不连续的阻挡层的晶片1800的示意剖面图，该不连续的阻挡层形成了位于每个光检测器1820下面的小岛。

具体实施方式

现在参考附图，更具体地参考图1-18，其中示出了根据本发明的优选

实施例的方法和结构。

图1示出了包括例如硅衬底等的衬底100A的结构100，在衬底100A之上形成有阻挡层105。优选地，阻挡层105直接形成在衬底100A上。

可以通过例如淀积或在衬底100中进行离子注入等在衬底100A之上(或顶部)形成阻挡层105。在阻挡层之上，制备诸如PIN、MSM或LTD等一般的光电二极管器件110。图中还示出了到器件的接触120和121。

当光电二极管110被照亮时，部分光被光电二极管110下面(例如在衬底110A中)电场较弱处吸收。在没有阻挡层105的情况下，这些光载流子将缓慢漂移到光电二极管区110，这里它们变成光电流的一部分。为了阻止和/或消除慢载流子，本发明引入了阻挡层105。阻挡层防止了缓慢漂移的载流子到达光电二极管区110，所以在接触120，121处仅收集顶面附近(或LTD结构的沟槽之间)产生的较快载流子。

图2示出了具有埋置的阻挡层的横向光电二极管200的顶面示意图。

本发明提供了两种类型的阻挡结构，即埋置的p-n结阻挡(势垒)和埋置的气泡层。下面讨论的是形成阻挡的各种方法，以及它们如何有效地与光电二极管结构结合。

A.埋置的P-N结阻挡

图3示出了包括具有光电二极管结构的p型衬底300A的结构300，带有n型吸收区320和横向n+310和p+311深沟槽。

图4示出了使用扩散或注入的n+410和p+411指状结构的类似结构400，包括具有带n型吸收区450的光电二极管结构的p型衬底400A。

图5示出了使用金属-半导体-金属(MSM)光检测器的结构500的一个实现，包括具有光电二极管结构的p型衬底500A，带有n型吸收区550和包括阳极510和阴极511的肖特基金属接触。

埋置的PN结阻挡的目的是形成垂直电场，阻止衬底中(例如图3所示的衬底300A中)产生的电子和空穴漂移到吸收区320。

图12示出了与具有体p型衬底的LTD相比，埋置结LTD的带宽改进。此外，由埋置结产生的电场实际上可以加速在所述结上方产生的载流子，由此与SOI结构相比提高了带宽。

也就是，图13示出了在-5.0V时的渡越时间限制的带宽和整个带宽与具有单个埋置的p-n结的SiLTD的H的函数关系。H为埋置结和深沟槽指状结构的底部之间的间隔。

由于该结构没有象SOI结构中一样形成谐振腔(标准具)，因此量子效率不是光波长的强函数。模拟和测量显示即使没有到衬底的接触(即，浮动电位)也可以获得这些优点。

此外，衬底300A的掺杂没有负面地影响性能。因此，可以使用轻掺杂的衬底，它消除了如果使用外延形成埋置结的污染/自动掺杂的影响。

埋置的p-n结优选放置在n+和p+指状结构或沟槽的底部之下，使得埋置的p-n结的耗尽区和n+和p+指状结构310，311的耗尽区之间没有穿通。这确保了最佳的电场阻挡，并且不会由于埋置结而引入附加的暗电流。该效果显示在图14中，其中示出了在沟槽底部和埋置结之间的距离H的最佳值处的带宽峰值。图14中示出了两个不同H值的耗尽区的模拟。

也就是，图14示出了对于具有单个埋置p-n结的SiLTD在-5.0V时H＝1.5μm(左侧视图，显示了穿通)和H＝3.5μm(右侧视图，显示没有穿通)的净载流子浓度的二维等值线图。

通过离子注入或外延生长或晶片键合可以形成埋置的p-n结，这些工艺都是CMOS制造工艺中可以容易使用的。对于具有深指状结构的LTD(＞8μm)，外延为形成埋置的p-n结的优选方法。

图6示出了包括具有光电二极管结构的p型衬底600A的结构600，该光电二极管结构具有n型阻挡区650和具有横向n+(610)和p+(611)深沟槽的p型吸收区620。

图7和8示出了分别引入到横向表面PIN光电二极管和金属-半导体-金属光检测器内的类似阻挡区。

具体地，图7示出了包括具有光电二极管结构的p型衬底700A的结构700，该光电二极管结构具有n型阻挡区750和具有横向p+(710)和n+(711)扩散或注入指状结构的p型吸收区720。

图8示出了包括具有光电二极管结构的p型衬底800A的结构800，该光电二极管结构具有n型阻挡区850和p型吸收区820以及包括阳极810和阴极811的肖特基金属接触。

在图6-8中，双p-n结阻挡与图3-5中示出的单p-n结阻挡的作用相同。就阻止慢漂移载流子而言，双阻挡潜在地性能好于单阻挡。可以通过单离子注入、外延生长或晶片键合形成双p-n结。对于深构槽LTD，优选外延。对于横向表面PIN或金属-半导体-金属检测器，优选离子注入。

由此，本发明的第一实施例提供了通过注入等形成埋置的PN结作为阻挡层，并形成在PN结下吸收的慢载流子的电阻挡。应该注意该阻挡层不需要立即消除慢载流子，而是阻止慢载流子向上漂移到阳极和阴极接触。

此外，在本实施例中，应该注意与常规技术中使用的高掺杂水平相反，可以采用较低掺杂形成PN结。这将克服以上讨论的包括扩散等的常规技术的工艺问题。

B.气泡层作为阻挡层

现在转到本发明的第二实施例和图9-11，其中提供气泡层以阻止和消除慢载流子。通过气泡以及气泡之间形成的缺陷引入的很有效的复合中心可以实现载流子的湮灭。

图10示出了包括具有光电二极管结构的衬底1000A的结构，该光电二极管结构形成在埋置的气泡层1050上。该光电二极管结构为具有吸收区1020和交替的p+(1010)和n+(1011)指状结构的横向PIN检测器。

图9和11示出了分别引入到横向沟槽检测器和金属-半导体-金属(MSM)光检测器内的类似的阻挡区。

具体地，图9示出了包括具有光电二极管结构的衬底900A的结构，该光电二极管结构形成在埋置的气泡层950上。该光电二极管结构为具有吸收区920和交替的p+(910)和p+(911)深沟槽的横向沟槽PIN检测器。

图11示出了包括具有光电二极管结构的衬底1100A的结构1100，该光电二极管结构形成在埋置的气泡层1150上。该光电二极管结构为具有p型吸收区1120和包括阳极1110和阴极1111的肖特基金属接触的MSM结构。如图所示，入射光1200被吸收到p型吸收区内，从而变成入射到气泡区1150上，然后被气泡区1150中的气泡散射(例如，散射光1201)。

再参考图10，光检测器的吸收区1020下面的“埋置气泡”区1050起两个作用。

首先，气泡区1050起慢漂移深载流子的复合中心的作用。由此，在接触处仅收集顶面附近(或LTD结构上的沟槽之间)产生的快载流子。由此，其带宽将与SOI结构类似。

其次，部分入射光被反射离开气泡(例如图11中的散射光1201)并穿过检测器的有源区返回，这将增加有效吸收长度，由此提高了量子效率。由气泡层对入射光1200的散射显示在图11中。由于气泡很小并且形状和位置不规则，气泡反射镜将为漫射性的并且不会和SOI结构中一样使量子效率为波长的强函数。由此气泡层起漫射反射镜的作用。

优选地，通过首先将氦注入到衬底内(例如，图10中的1000A等)，然后退火衬底形成空隙或气泡，从而形成气泡层。该注入能量控制埋置气泡层的深度。例如，220KeV的注入能量将气泡层定位在晶片表面下约一微米处。注入剂量确定了硅膜中的气泡密度和它们的分布。通常注入的氦剂量为2E16到6E16cm^-2。退火方法可以是炉内退火或快速热退火(RTA)。可以使用退火温度和持续时间控制气泡大小和它们的大小分布。通常的退火温度为800℃到1050℃。

由不同的注入条件和/或退火温度形成的气泡层的例子显示在图15A-15D中。

图15A示出了气泡层和光检测器之间的间隔，图15B-15D示出了有小平面(faceted)的气泡以及显示在气泡之间的缺陷。应该注意组合不同的注入能量也可以用于控制气泡层的性质。例如，由180KeV的注入后接200KeV的注入形成的气泡层与注入顺序相反时(即200KeV的注入后接180KeV的注入)形成的气泡层不同。

气泡自身不是唯一的复合中心。实际上，气泡形成期间产生的缺陷(例如参见图15B-15D)用作深载流子的高效复合中心。此外，在气泡表面发生的复合进一步减少了载流子的寿命。

最后，气泡还可以作为散射中心，它降低了载流子迁移率。在图16(a)-16(c)和图17中总结的模拟结果显示出光电二极管的频率响应和暗电流如何取决于气泡层的性质。该模拟显示出，为了有效地消除慢载流子，气泡层应位于耗尽区之外，并且应该厚于扩散长度L_D(L_D＝sqrt(D*τ)，其中D＝μ*(KT/q)为载流子扩散，μ为迁移率，T为温度，q为电子电荷，τ为气泡层中的寿命)。该模拟还显示，只要气泡层位于耗尽区之外，就对暗电流没有影响。

如下面将介绍的，气泡层中的复合机理与重掺杂层的机理完全不同。

通过气泡和气泡之间形成的缺陷引入到半导体带隙内的能量级别可以实现气泡层中的载流子复合。当这些能量级别(例如，也称做“陷阱”)位于带隙中心时为最有效的复合中心。随着电子和空穴的复合，电子和空穴被捕获并发射到陷阱内或从陷阱向外发送。该过程也称做Shockley-Reed-Hall复合。

证明硅中这种复合机理如何有效的一个例子为硅中金(gold-in-silicon)试验。当金引入硅内时，在带隙中心附近引入了陷阱。根据金的浓度，载流子寿命从约2E-7降低到2E-10s。(例如参见S.M.Sze，Physics of Semiconductor Device，2nd Ed.，第35-38页，1981年)。应该注意在CMOS电路的制造中通常避免引入金，引入金被认为是对晶片的污染，其原因与以上讨论的相同。气泡层引入了陷阱并与CMOS制造工艺兼容，所以将具有埋置的气泡层的光电二极管与CMOS电路集成一体是可能的。

在重掺杂层中，复合过程为带-带复合。通过发射光子(称做“辐射复合”)，或通过将能量传递到另一自由电子或空穴，也称做“俄歇(Auger)复合”，可以使电子由导带跃迁到价带。在硅中，辐射复合可以被忽略是由于硅为间接带隙的半导体。因此剩下的主要复合机理为俄歇复合。然而，即使在硅中俄歇复合也不是很有效，这是由于III-V族半导体具有直接带隙。

通过注入氦(He)和退火可以将埋置的气泡层引入常规的体硅晶片内。这两种工艺都是容易使用的CMOS制造工艺。如上所述，气泡层包括以漫射方式反射光的不规则空隙(例如，在大小和位置方面)，由此消除了标准具效应。与光子波长相比(例如，直径为20nm)如果气泡制造得足够小，那么将不能期望光从气泡层反射。

此外，应该注意无论是气泡层还是PN结都不需要在整个晶片上延伸，由此不需要进行覆盖注入(blanket implant)以制备整个晶片上的阻挡。取而代之，可以通过掩蔽注入将气泡层(或PN结)限制到晶片的专门区域(例如，光检测器的局部)，由此将对相邻的集成电路(IC)没有影响。就集成和多样性而言，这是优越于SOI结构的关键优点，因为当形成光电二极管等时不需要考虑IC。因此，从集成的角度来看，本发明更优越。

例如，图18示出了包括衬底1800A的结构(例如，晶片或芯片)1800，具有位于光电二极管1820下的局部阻挡区1840。由此，光检测器可以被选择性地提供其它集成电路(IC)1830，由此在电路配置和制造中提供了更多通用性和灵活性。

此外，应该注意尽管由于氦的稳定性，优选注入氦，但除氦之外的物质也可用于产生包括He和氢的组合的气泡层。可以相信的是，在某些操作条件下氢可以被其自身使用。现已发现氢可用于控制气泡大小。

虽然就若干优选实施例介绍了本发明，但本领域中的技术人员将会认识到可以在附加的权利要求的精神和范围内修改并实施本发明。

此外，应该注意申请人意在包含所有权利要求元素的等同物，即使以后的诉讼期间进行了修改。