具有高介电常数与低漏电流特性的金属电容器

摘要

一种具有高介电常数与低漏电流特性的金属电容器。位于一基底上的该金属电容器，自基底依序往上至少包括有第一金属层，具有高能隙特性的第一介电层，具有高介电常数的第二介电层，具有高能隙特性的第三介电层，以及第二金属层。

说明书

技术领域

本发明是有关于一种半导体元件，且特别是有关于一种具有高介电常数与低漏电流特性的金属电容器。

背景技术

在半导体集成度越来越大的趋势下，使得半导体业界不停地在发展新方法来制造出尺寸更小的元件，以应付次微米技术的需求。以往，若要增加集成电路元件的密度，必须设法减少每一电路元件结构的尺寸。就动态随机存取内存(Dynamic Random Access Memory；DRAM)或模拟/数字的混合讯号(mixed signal)电路而言，为了缩小其电容器所占据的面积，必须缩小电容器的尺寸，但同时也减少了电容器的储存电荷量。

但是若电容器的储存电量若太小，则所提供的讯号将会不稳定，因此又必须想办法增加电容器的储存电量。因为电容器的电容是和电容器介电层的介电常数成正比的，因此使用具有高介电常数的介电材料来作为电容器介电层就成为普遍的需求。但是一般具有高介电常数的介电材料，其价带(valence band)至传导带(conductive band)的能隙(band gap)一般都不够大，例如氧化钽(介电常数约为20-25)的能隙才约3-5eV而已，因此很容易就因为热离化放射(thermionic emission)的机制而造成漏电流的问题，使得电容器的储存电量无法维持较长的一段时间。

而传统常用的氧化硅介电材料，其能隙值(约8.8eV)较大，使其漏电流较少，但是其介电常数才约4而已。因此若在深次微米的半导体工艺中，尤其是目前要由0.18微米进入0.13微米的工艺中，应用氧化硅来制作电容器将无法有效地缩减电容器所需占据的面积。

发明内容

因此本发明的目的是在提供一种兼具高介电常数与低漏电流特性的金属电容器与其制造方法。

根据本发明的上述目的，提出一种具有高介电常数与低漏电流特性的金属电容器与其制造方法。位于基底上的该金属电容器，自基底依序往上至少包括有第一金属层、具有高能隙特性的第一介电层、具有高介电常数的第二介电层、具有高能隙特性的第三介电层以及第二金属层。

依照本发明一实施方式，第一金属层与第二金属层例如可为以反应性溅镀法所形成的氮化钛层，第一介电层与第三介电层例如可为以化学气相沉积法所形成的氧化硅层或是以反应性溅镀法所形成的氧化铝层。而第二介电层例如可为Ta₂O₅、Si₃N₄、TiO₂、ZrO₂、HfO₂、PZT(lead zirconate titanate)或BST(barium strontium titanate)等材质的介电层。

本发明的另一目的是在提供一种应用在混合讯号半导体元件(mixed signal devices)的金属电容器与其制造方法。该金属电容器不仅具有高介电常数与低漏电流特性，且具有近似线性的电容-电压关系。

根据本发明的上述目的，提出一种应用在混合讯号半导体元件的金属电容器，该金属电容器具有高介电常数与低漏电流特性。在基底上的该金属器容器，由下至上依序有第一金属层、具有高能隙特性的第一介电层、具有高介电常数的第二介电复层、具有高能隙特性的第三介电层与第二金属层。其中第二介电复层材质的组合足以使该电容器的电容-电压关系为近似线性的。

依照本发明另一实施方式，第一金属层与第二金属层例如可为以反应性溅镀法所形成的氮化钛层，第一介电层与第三介电层例如可为以化学气相沉积法所形成的氧化硅层或是以反应性溅镀法所形成的氧化铝层。而第二介电复层的各层材质例如可分别为Ta₂O₅、Si₃N₄、TiO₂、ZrO₂、HfO₂、PZT或BST等材质的介电层。

如上所述，本发明因为将具有高能隙的第一介电层与第三介电层分别与电容器的第一金属层与第二金属层相接触，所以可以减少因热离化放射所造成的漏电流。然而又将具有高介电常数的第二介电层或第二介电复层置于第一介电层与第三介电层之间，所以仍可维持整个介电复层的高介电常数特性，以符合集成度集成电路的所需。

附图说明

图1A-1C是依照本发明一实施例的一种兼具高介电常数与低漏电流特性的金属电容器的制造流程剖面图。

图2A-2C是依照本发明另一实施例的一种应用在混合讯号半导体元件的金属电容器的制造流程剖面图。

附图标记说明：

100、200：基底

110、210：下电极

120、220：第一介电层

130：第二介电层

140、240：第三介电层

150、250：上电极

230：第二介电复层

具体实施方式

本发明让两层具有高能隙的介电层直接和金属电容器的上、下金属电极板直接接触，以减少因热离化放射(thermionic emission)所造成的漏电流。再将具有高介电常数的介电层置于两层具有高能隙的介电层之间，以增加金属电容器的高电容量。

实施例一

请参照图1A-1C，其是依照本发明一实施例的一种兼具高介电常数与低漏电流特性的金属电容器的制造流程剖面图。

请参照图1A，在基底100上形成第一金属层110，做为金属电容器的下电极。第一金属层110的材质例如可为氮化钛，其形成方法例如可为反应性溅镀法(reactive sputtering)。

然后再于第一金属层110的上形成具有高能隙的第一介电层120。第一介电层120的材质例如可为氧化硅(介电常数约为4)或氧化铝(介电常数约为9)，其中氧化硅的价带(valence band)至传导带(conductive band)的能隙约为9eV，而氧化铝的能隙约为8.8eV，皆是能隙较大的介电材质。第一介电层120的形成方法，要选择不会将第一金属层110氧化的形成方法，以免影响其导电性。第一介电层120的形成方法例如可为等离子体增强式化学气相沉积法(plasma enhanced chemical vapordeposition；PECVD)或功率较低的高密度等离子体化学气相沉积法(high-density plasma CVD；HDPCVD)。而第一介电层110的厚度可在5-50埃之间。

请参照图1B，接着在第一介电层120上形成具有高介电常数的第二介电层130。第二介电层130的材质例如可为Ta₂O₅、Si₃N₄、TiO₂、ZrO₂、HfO₂、PZT(lead zirconate titanate)或BST(barium strontium titanate)等，其厚度可约为50-800埃。

在形成第二介电层后，可视需要进行一些后处理。例如可在使用快速热处理法(rapid thermal process；RTP)或使用炉管(fumace)来加热的状况下通入含氮或含氧的气体(O₂、N₂、N₂O、NH₃等)，或者是通入含氮或含氧气体的等离子体来减少第二介电层130内的杂质(如碳、氢、氯…等)并让第二介电层130进行回火以使微观的晶格结构更完整，以减少漏电流的发生。

请参照图1C，在第二介电层130上，接着形成具有高能隙的第三介电层140。和第一介电层120一样，其材质例如可为氧化硅或氧化铝，其厚度可在5-50埃之间。最后再于第三介电层140上形成第二金属层150，作为金属电容器的上电极。第二金属层150的材质可以和第一金属层110材质一样，例如可为氮化钛。

由第一金属层110/第一介电层120/第二介电层130/第三介电层140/第二金属层150所组成的电容器，其等效电容可以下面的式(1)来计算的： $>>>1>C>>=>>1>>C>1>>>+>>1>>C>2>>>+>>1>>C>3>>>+>\Lambda >->->->>(>1>)>>>s>$

所以若以氮化钛/25埃厚的氧化硅/100埃厚的氧化钽/25埃厚的氧化硅/氮化钛的金属电容器来说，其所得的等效电容约为氮化钛/380埃厚的氧化硅/氮化钛电容的5倍。所以应用本发明，不但可以对金属电容器的漏电流有很好的控制，又可以得到较高的等效电容。实施例二

请参照图2A-2C，其是依照本发明另一实施例的一种应用在混合讯号半导体元件的金属电容器的制造流程剖面图。

请参照图2A，在基底200上形成第一金属层210，做为金属电容器的下电极。第一金属层210的材质例如可为氮化钛，其形成方法例如可为反应性溅镀法(reactive sputtering)。

然后再于第一金属层210的上形成具有高能隙的第一介电层220。第一介电层220的材质例如可为氧化硅或氧化铝，皆是能隙较大的介电材质。第一介电层220的形成方法，和实施例一同样地要选择不会将第一金属层210氧化的形成方法，以免影响其导电性。所以第一介电层220的形成方法例如可为等离子体增强式化学气相沉积法或功率较低的高密度等离子体化学气相沉积法。而第一介电层210的厚度可在5-50埃之间。

请参照图2B，接着在第一介电层220上形成第二介电复层230。第二介电复层230是由多层具有高介电常数的介电层相叠而成的，各层介电层的材质例如可分别为Ta₂O₅、Si₃N₄、TiO₂、ZrO₂、HfO₂、PZT或BST等，依所需以各种不同的顺序来叠覆皆可。

在形成第二介电复层230的每一层介电层后，可视需要进行一些后处理。例如可在使用快速热处理法或使用炉管来加热的状况下通入含氮或含氧的气体(O₂、N₂、N₂O、NH₃等)，或者是通入含氮或含氧气体的等离子体来减少第二介电复层230内每一层介电层的杂质(如碳、氢、氯…等)并让第二介电复层230内的每一层介电层进行回火以使微观的晶格结构更为完整，以减少漏电流的发生。

请参照图2C，在第二介电层230上，接着形成具有高能隙的第三介电层240。和第一介电层220一样，其材质例如可为氧化硅或氧化铝，其厚度可在5-50埃之间。最后再于第三介电层240的上形成第二金属层250，作为金属电容器的上电极。第二金属层250的材质可以和第一金属层材质210一样，例如可为氮化钛。

因为在混合电路上所应用的电容器，理想的状况为希望在不同电压下，其电容的大小能维持恒定，或至少两者为线性的关系，以使在进行电路设计与实际操作时能较容易预测电容器的行为。所以在上述的第二介电复层230的层数与介电材质的选择与组合，最好能使组合起来的金属电容器能有电容-电压成线性关系的行为。

一般来说，电容器的电容(C)与电压(V)的关系可以下面的式(2)来表示的：

C(V)＝C₀+C₁V+C₂V²+Λ    (2)

若电容器的介电层是由多层所组合而成，则其近似的等效电容与电压的关系式可以下面的式(3)来表示： $>>C>>(>V>)>>=>>\Sigma >i>>>C>>0>i>>>+>>\Sigma >i>>>C>>1>i>>>V>+>>\Sigma >i>>>C>>2>i>>>>V>2>>+>\Lambda >->->->>(>3>)>>>s>$

所以若希望电容器的电容与电压能成线性关系，则所组合出的V²前的系数数值最好是趋近于零(＜50ppm/V²)。理想上，最好连的数值也很小，则此电容器的电容可以视为在相当大范围的操作电压下皆可保持定值。

由上述本发明实施例可知，应用本发明不仅可让金属电容器得到良好的漏电流的控制，而且又可兼顾在深次微米工艺中高介电常数的电容器介电层的需求，使得本发明极有潜力可应用在0.13微米的半导体工艺中。同时本发明也提供一种方法可调整金属电容器的电容与电压间的关系，使其可以呈线性关系，以利混合电路设计。

虽然本发明已以一实施例说明如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书为准。