提高了抗软错误能力的半导体存储电路

摘要

不增加制作工序数，而提高抗软错误能力。具有第1反相电路INV1、第2反相电路INV2和读出电路1的半导体存储电路。第1反相电路INV1的输入端子与第1存储节点a相连接、输出端子与第2存储节点b相连接。第2反相电路INV2的输入端子与存储节点b相连接、输出端子与存储节点a相连接。读出电路1有栅与存储节点a连接的nMOS晶体管NM1、栅与存储节点b连接的pMOS晶体管PM1和使nMOS晶体管NM1及pMOS晶体管PM1的各漏与读出位线RBL1相连接的nMOS晶体管NR1。