可程序延迟动态随机存取内存的读取时钟的装置及方法

摘要

本发明是一种可程序延迟动态随机存取内存的读取时钟的装置及方法。通过基本输出入系统或外部电子开关或其它逻辑电路等方法,选择延迟或不延迟动态随机存取内存的读取时钟及北桥接器的内部时钟,使动态随机存取内存模块端能在工作时钟上升缘有足够的设定时间,以正确读出命令字组,使北桥接器能够正确收到动态随机存取内存模块所送来的数据再转送至CPU或加速图形接口,使内存在高速操作或内存模块负载很重时依然能够正常工作。