具有堆叠晶体管的三维集成电路

摘要

本文的实施例描述用于包括在第二晶体管上方所堆叠并且与其自对齐的第一晶体管的半导体装置的技术，其中第一晶体管的阴影与第二晶体管基本上重叠。第一晶体管包括：第一栅电极；第一沟道层，所述第一沟道层包括第一沟道材料，并且所述第一沟道层通过第一栅介电层与第一栅电极分隔；以及第一源电极，所述第一源电极耦合到第一沟道层。第二晶体管包括：第二栅电极；第二沟道层，所述第二沟道层包括第二沟道材料，并且通过第二栅介电层与第二栅电极分隔；以及第二源电极，所述第二源电极耦合到第二沟道层。第二源电极与第一源电极自对齐，并且通过隔离层与第一源电极分隔。可描述和/或要求保护其他实施例。