非易失性存储元件及具数据验证与重写功能的外围电路

摘要

一种非易失性存储元件，包括：存储单元阵列、Y解码器、编程寄存器、感测放大器、验证电路与路径控制器。存储单元阵列包括第一存储单元，连接至位线。Y解码器包括第一解码元件，连接于该位线与数据线之间。编程寄存器连接至该数据线，并产生控制电压至该第一存储单元。感测放大器连接至该数据线，并产生读取数据。验证电路连接至该感测放大器与该数据线，并产生重写数据。路径控制器连接至该数据线，并接收写入数据与该重写数据。