估算时间交错模数转换器之间的取样延迟误差方法与装置

摘要

本发明公开了一种估算时间交错模数转换器之间的取样延迟误差方法与装置，该方法包含：接收第一、第二模拟数字转换器基于同一模拟输入信号所分别产生的第一数字输出信号与第二数字输出信号；依据延迟调整量与第一、第二模拟数字转换器之间的预定取样延迟来决定延迟量，并施加延迟量至该第二数字输出信号以产生延迟数字输出信号，其中延迟调整量用以估算取样延迟误差；计算第一数字输出信号与延迟数字输出信号的差量；以及依据差量来反馈调整延迟调整量。

说明书

技术领域

本发明关于模拟数字转换器技术，且特别关于用以估算时间交错模拟数 字转换器中取样延迟误差的方法与装置，以用来校正模拟数字转换器之间的 取样延迟。

背景技术

当模拟数字转换器(analog-to-digital converter,ADC)的取样频率增高达 到GHz时，模拟电路的实作会变更艰难，因此发展出时间交错 (time-interleaved)模拟数字转换器，其中同一输入信号是由多个取样频率较低 的子模拟数字转换器(sub-ADC)来进行处理，并使用时间交错的方法将这些 子模拟数字转换器的数字输出结果组合起来，便能产生一个完整的高取样频 率数字模拟转换器所应输出的结果。

以二路(two-path)子模拟数字转换器(其包含一第一模拟数字转换器与一 第二模拟数字转换器)为例，第一模拟数字转换器的输出为编号奇数(例如1、 3、5…)的取样值，而第二模拟数字转换器的输出则为编号偶数(例如2、4、6…) 的取样值，最后这些取样值会组合为编号连续(例如1、2、3、4、5、6…)的 取样值。由于子模拟数字转换器的取样延迟的误差，虽然第一与第二模拟数 字转换器个别的取样间隔(也即取样周期)为Ts，但所组合的输出的取样间隔 却不是固定的0.5*Ts，换言之，第一模拟数字转换器与第二模拟数字转换器 之间的取样延迟(也即第一模拟数字转换器的取样时间与第二模拟数字转换 器的取样时间之间的延迟时间)理想上应为0.5*Ts，然而，实际上却会存在取 样延迟误差，因而使得时间交错模拟数字转换器的实际数字输出与高取样频 率的数字模拟转换器所应输出的结果有所出入。

因此，需要一种估算取样延迟误差的方法，以便后续基于估算出的取样 延迟误差来校正时间交错模拟数字转换器中的子模拟数字转换器的取样时 间，以对取样延迟误差进行补偿。

发明内容

因此，本发明的目的之一在于提供一种用以估算时间交错模拟数字转换 器中取样延迟误差的方法与相关装置，以解决上述问题。

依据本发明的实施例，揭露了一种用以估算一时间交错模拟数字转换器 中一第一模拟数字转换器与一第二模拟数字转换器之间的一取样延迟误差 的延迟误差估算装置。该延迟误差估算装置包含延迟滤波器与反馈调整电 路。该延迟滤波器耦接于第二模拟数字转换器，用以接收第二模拟数字转换 器基于模拟输入信号所产生的第二数字输出信号，依据延迟调整量与第一、 第二模拟数字转换器之间的预定取样延迟来决定延迟量，并施加该延迟量至 第二数字输出信号以产生延迟数字输出信号，其中该延迟调整量用以估算取 样延迟误差。该反馈调整电路耦接于第一模拟数字转换器与延迟滤波器，用 以接收第一模拟数字转换器基于模拟输入信号所产生的第一数字输出信号， 计算第一数字输出信号与延迟数字输出信号的差量，并依据该差量来反馈调 整延迟调整量。

依据本发明的实施例，另揭露了一种估算一时间交错模拟数字转换器中 一第一模拟数字转换器与一第二模拟数字转换器之间的一取样延迟误差的 方法。该方法包含下述步骤：接收第一、第二模拟数字转换器基于同一模拟 输入信号所分别产生的第一数字输出信号与第二数字输出信号；依据延迟调 整量与第一、第二模拟数字转换器之间的预定取样延迟来决定延迟量，并施 加该延迟量至第二数字输出信号以产生延迟数字输出信号，其中延迟调整量 用以估算取样延迟误差；计算第一数字输出信号与延迟数字输出信号的差 量；以及依据差量来反馈调整延迟调整量。

附图说明

图1为采用本发明时间取样延迟误差估算装置的模拟数字转换系统的实 施例的方块图。

图2为图1所示的反馈调整电路的实施例的方块图。

图3为本发明估算估算取样延迟误差的方法的实施例的流程图。

其中，附图标记说明如下：

10：模拟数字转换系统

100：取样延迟误差估算装置

102：反馈调整电路

104：延迟滤波器

111：时间交错模拟数字转换器

110：第一模拟数字转换器

112：第二模拟数字转换器

202：第一快速傅立叶转换单元

204：第二快速傅立叶转换单元

206：比较单元

212：复数减法器

214：平方加法器

具体实施方式

在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元 件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称 呼同一个元件。本说明书及后续的申请专利范围并不以名称的差异来作为区 分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明 书及后续的请求项当中所提及的“包含”为一开放式的用语，故应解释成“包 含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电气连接 手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置 可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接 至该第二装置。

本发明的主要概念在于施加一延迟调整量并采用一错误侦测反馈机制 来不断调整该延迟调整量，以藉由该延迟调整量来估计出取样延迟误差。请 参阅图1，图1是采用本发明时间取样延迟误差估算装置的模拟数字转换系 统的一实施例的方块图。模拟数字转换系统10包含第一模拟数字转换器110、 第二模拟数字转换器112以及取样延迟误差估算装置100。第一模拟数字转 换器110与第二模拟数字转换器112分别是同一时间交错模拟数字转换器 111的中的任两个子模拟数字转换器。若时间交错模拟数字转换器111采用 两路的架构，则第一模拟数字转换器110与第二模拟数字转换器112即为时 间交错模拟数字转换器111所具有的全部子模拟数字转换器。然而，此仅作 为范例说明之用，而非作为本发明的限制条件，实际上，本发明并未局限于 该时间交错模拟数字转换器111仅具有两路的子模拟数字转换器，任何采用 本发明所揭示的取样延迟误差估算机制来估计时间交错模拟数字转换器111 中两个子模拟数字转换器之间的取样延迟误差均落入本发明的范畴。请注 意，为了简洁起见，图1仅显示出跟本发明有关的元件，然而，模拟数字转 换系统10实际上另可包含其他元件来实现模拟数字转换功能及/或其他功 能。

如图所示，取样延迟误差估算装置100包含一反馈调整电路102以及一 延迟滤波器104，其中反馈调整电路102与第一模拟数字转换器110与延迟 滤波器104耦接，以及延迟滤波器104另会耦接至第二模拟数字转换器112。

第一模拟数字转换器110与第二模拟数字转换器112会同时接收一模拟 信号S_IN(例如，一弦波)，并以相同的取样频率Fs(但不同的取样时序)来对 模拟信号S_IN取样，其中第一模拟数字转换器110与第二模拟数字转换器 112之间的预定取样延迟TD为0.5*Ts，其中Ts为取样间隔（也即取样周期）， 以及1/Fs等于Ts；接下来，第一模拟数字转换器110与第二模拟数字转换 器112分别输出第一数字输出信号D1与第二数字输出信号D2，其中第一数 字输出信号D1会传递至反馈调整电路102，而第二数字输出信号D2会被传 至延迟滤波器114处理以输出延迟数字输出信号DL至反馈调整电路102。 本实施例中，延迟滤波器104会依据一延迟调整量d与预定取样延迟TD来 决定一延迟量(TD+d)，并施加延迟量(TD+d)至第二数字输出信号D2以产生 延迟数字输出信号DL。此外，反馈调整电路102会计算第一数字输出信号 D1与延迟数字输出信号DL的一差量Err，并依据差量Err来反馈调整延迟 调整量d。

延迟调整量d用以估算取样延迟误差，此外，差量Err是用以指示出第 一数字输出信号D1与延迟数字输出信号DL之间的差异程度。假若第一模 拟数字转换器110与第二模拟数字转换器112之间没有取样延迟误差(也即两 者之间的取样延迟等于预定取样延迟0.5*Ts)，则额外带入的延迟调整量d会 反应在差量Err上，因此，经由反馈调整机制，延迟调整量d会被不断调整 整并收敛至一数值(例如0)来代表第一模拟数字转换器110与第二模拟数字 转换器112之间没有取样延迟误差；另一方面，假若第一模拟数字转换器110 与第二模拟数字转换器112之间具有取样延迟误差(也即两者之间的取样延 迟不等于预定取样延迟0.5*Ts)，因此，差量Err的数值会反应出额外带入的 延迟调整量d是否等于取样延迟误差，因此，经由反馈调整机制，延迟调整 量d会被不断调整并收敛至另一数值来代表第一模拟数字转换器110与第二 模拟数字转换器112之间的取样延迟误差。

请参阅图2，图2为图1所示的反馈调整电路的一实施例的方块图。本 实施例中，反馈调整电路102包含(但不局限于)一第一快速傅立叶转换(fast Fourier transform,FFT)单元202、一第二快速傅立叶转换单元204以及一比较 单元206，其中比较单元206耦接至第一快速傅立叶转换单元202、第二快 速傅立叶转换单元204以及延迟滤波器104，并包含有一复数减法器212与 一平方加法器214。

如从图2所示的方块图可看出，第一数字输出信号D1与延迟数字输出 信号DL会分别被送至第一快速傅立叶转换单元104与第二快速傅立叶转换 单元106进行快速傅立叶转换，其中快速傅立叶转换的转换频率取决于第一、 第二模拟数字转换器110、112的取样频率Fs。第一快速傅立叶转换单元104 会输出第一转换输出FFT1，而第二快速傅立叶转换单元106则会输出第二 转换输出FFT2。第一转换输出FF1与第二转换输出FF2会同时被送至比较 单元108，以通过比较单元206来得到差量Err。本实施例中，比较单元108 中的复数减法器201会对第一转换输出FFT1与第二转换输出FFT2进行相减 以得到相减结果(也即复数减法输出)dc，并将相减结果dc送至平方加法器202 以计算相减结果dc的实部与虚部的平方和来作为差量Err。例如，若相减结 果dc的实部与虚部分别是Re与Im，则Err=Re^2+Im^2。

接着，平方加法器202所输出的差量Err会被送至延迟滤波器114，而 延迟滤波器114会依据差量Err来决定是否要调整目前所使用的延迟调整量 d。于一实作方式中，延迟滤波器104会比较反馈调整电路102目前所产生 的差量(Err=error_present)与先前所产生的差量(Err=error_last)，并依据一比较 结果来选择性地增加或减少延迟调整量d。举例来说，若延迟滤波器104判 断延迟调整量d仍需要进行调整(例如差量Err尚未低到一预定目标值)，则延 延迟滤波器104可根据以下的虚拟程序码(pseudo code)来更新延迟调整量d。

其中，step_size为调整步阶大小，而sign为正负符号。请注意，差量Error 与调整步阶大小step_size均为正数，因此，延迟调整量d的调整(增加或减 少)是由正负符号sign来决定。当目前所产生的差量大于先前所产生的差量 时，则延迟滤波器104会根据比较结果来减少延迟调整量d(例如 d=d-step_size*error_present)，而当目前所产生的差量不大于先前所产生的差 量时，则延迟滤波器104会根据比较结果来增加延迟调整量d(例如 d=d+step_size*error_present)。

由上可知，延迟滤波器104会不断地依据差量Err来反馈调整延迟调整 量d，直到差量Err达到预定目标值(例如趋近或等于零的数值)为止。举例来 说，取样延迟误差估算装置100会经由延迟调整量d的反馈调整来降低差量 Err，直到差量Err够低为止，此时，延迟调整量d的数值即代表第一模拟数 字转换器110与第二模拟数字转换器112之间的取样延迟误差。

请注意，使用复数减法器212与平方加法器214来实作比较单元206仅 作为范例说明，而非本发明的限制，举例来说，任何经由比较第一、第二转 换输出FFT1、FFT2来获得用以指示出第一数字输出信号D1与延迟数字输 出信号DL之间的差异程度的差量Err均属本发明的范畴。同样地，图2所 示的反馈调整电路仅作为范例说明，而非本发明的限制，换言之，任何基于 第一数字输出信号D1与延迟数字输出信号DL之间的差异程度，来不断反 馈调整延迟调整量d以估算出取样延迟误差的作法，均符合本发明的精神。

请参阅图3，图3为本发明估算时间交错模拟数字转换器中第一、第二 模拟数字转换器之间的取样延迟误差的方法的一实施例的流程图。假若可大 致上获得相同结果，则步骤不一定要遵照图3所示的顺序来执行。估算取样 延迟误差的方法可简单归纳如下：

步骤300：开始；

步骤302：接收第一数字输出信号D1与第二数字输出信号D2；

步骤304：依据延迟调整量d与预定取样延迟TD来决定延迟量(TD+d)， 并施加延迟量(TD+d)至第二数字输出信号D2以产生延迟数字输出信号DL；

步骤306：分别对第一数字输出信号D1与延迟数字输出信号DL执行快 速傅立叶转换以产生第一转换输出FFT1与第二转换输出FFT2；

步骤308：对第一转换输出FFT1与第二转换输出FFT2执行复数减法， 以产生一相减结果dc；

步骤310：计算相减结果dc的实部Re与虚部Im的平方和(Re^+Im^2) 来作为差量Err；

步骤312：判断差量Err是否达到预定目标值？若是，执行步骤322，否 则执行步骤314；

步骤314：比较目前所产生的差量(Err=error_present)与先前所产生的差 量(Err=error_last)；

步骤316：判断比较结果(error_present-error_last)是否大于0？若是，则 执行步骤318，否则执行步骤320。

步骤318：减少延迟调整量d，接着回到步骤302；

步骤320：增加延迟调整量d，接着回到步骤302；

步骤322：目前所得的延迟调整量d即为所要估算的取样延迟误差。

步骤324：结束。

由于熟习技艺者于阅读以上针对图1与图2所示的电路的说明书段落之 后应可轻易了解图3所示的各个步骤的操作，故进一步的说明便在此省略以 求简洁。

以上所述仅为本发明的较佳实施例，并非用以限定本发明的申请专利范 围，因此凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均 应包含于本案的申请专利范围内。