具有化合物半导体与元素半导体的单片式异质集成的结构

摘要

一种半导体结构，具有：化合物半导体（CS）器件，形成于结构的化合物半导体中；和元素半导体器件，形成于结构的元素半导体层中。所述结构包括具有元素半导体器件的层，布置在掩埋氧化物（BOX）层上。选择性蚀刻层布置在BOX层与用于化合物半导体器件的层之间。选择性蚀刻层实现了BOX层的选择性蚀刻，从而实现了对生长在蚀刻窗口中的化合物半导体器件的纵向和横向窗口蚀刻过程的最大程度的控制。选择性蚀刻层的蚀刻速率低于BOX层的蚀刻速率。

说明书

技术领域

本公开内容总体上涉及化合物半导体与诸如Si（如在CMOS中）和Ge 的元素半导体的单片式异质集成（monolithic heterogeneous integration）。

背景技术

如本领域中已知的，化合物半导体（CS）器件（包括由InP、GaAs、 GaN或AlN包含材料构成的III-V族器件）与诸如基于CMOS的Si的元素 半导体器件的单片式异质集成中近来的进展已经使得化合物半导体器件能 够在改进的（modified）绝缘体上硅（SOI）衬底上的蚀刻窗口中生长，并 在相邻CMOS器件的几微米以内制造。理论上，结果得到的CS器件是与 CMOS共面的或几乎共面的，以便能够使用标准后端CMOS处理技术来完 成工艺集成。在这个方案中，化合物半导体器件在改进的绝缘体上硅（SOI） 变型上生长，其借助于以下的其中之一的化合物半导体生长支持物 （support）：

·SOI处理衬底（其可以是Si、SiC、蓝宝石或其他元素或化合物半导 体）

·直接生长在SOI处理衬底上的模板层

·作为转移到处理衬底的层的模板层

·分层转移并以夹置（即掩埋）在SOI中的两个氧化物层之间结束的 模板层

图1A-1F和2A-2F中分别针对与CMOS集成的氮化镓(GaN)和砷化镓 (GaAs)，或氮化镓(GaN)显示了这些改进的SOI变型中的两个的一般外形轮 廓。在图1A-1F中，通过直接在诸如Si、SiC或蓝宝石的处理晶片的窗口 露出部分上的窗口中生长GaN器件来完成GaN/CMOS集成。另一方面，对 于图2A-2F的GaAs（或InP)/CMOS集成，在模板层的窗口露出部分上生 长GaAs器件，要不然模板层就会被掩埋在SOI结构中的两个氧化物层之间。 应注意，掩埋的模板层可以是任何化合物或元素半导体，例如Si、Ge、InP、 GaAs、GaN或AlN。可替换地，可以以在掩埋的模板层的露出部分上生长 的GaN器件，以及直接生长在处理衬底上的GaAs（或InP）器件来绘图。

更具体地，注意对于两个SOI变型，为例如Si、SiC或蓝宝石的衬底 （或处理）提供了在衬底表面上的二氧化硅的掩埋氧化物（BOX）层。在 GaN结构的情况下，在BOX层上形成硅的顶层（顶部Si），随后在顶部硅 层中形成CMOS器件，如图1F所示；在GaAs或InP结构的情况下，将掩 埋CS模板层夹置在一对BOX层（即，下BOX层2（BOX2）和上BOX 层1（BOX1））之间，随后在顶硅层中形成CMOS器件，如图2所示。

图1A-1F和2A-2F中描绘的异质集成的单片式方案面临许多难题，包 括：

1、纵向和横向窗口蚀刻可重复性

2、CS生长温度对CMOS器件参数的影响

3、在非同质（non-native）衬底和模板上生长CS器件对CS器件可靠 性的影响

4、在SOI晶片制造、III-V族生长和中间退火步骤过程中的层交叉污 染

5、CS到CMOS的异质互连制造

如上所述，在改进的SOI晶片上的异质集成（如图1A-1F和2A-2F所 示的）存在与将窗口蚀刻到SOI中以便能够生长CS器件有关的受限的过程 控制/可重复性的问题。窗口蚀刻过程的受限的过程控制/可重复性影响以下 两个方面：

1、CS器件生长的质量

2、在CMOS与CS器件之间可能的最小间隔

在图2B-1到2B-3中更详细地示出了图2B中所示的过程。这样，如图 2B-1所示，首先以含氟化物的等离子体蚀刻顶部氧化物层。蚀刻是非选择 性的蚀刻，并透入顶部Si中。接下来，将含氟化物-氧化物的等离子体用于 选择性地去除剩余的顶部Si，并选择性地露出BOX层，如图2B-2所示。 接下来，以含氟化物的等离子体干法蚀刻露出的BOX层的上部（如图2B-3 所示）；注意，保留较薄的一部分BOX层。随后以最终湿法HF蚀刻去除这 个薄BOX层。

发明人认识到，这两个难题都源于以下事实：为了实现在CMOS与CS 器件之间最小的间隔，必须干法蚀刻大部分顶部氧化物/顶部Si/BOX叠层， 并留下最少量的BOX（在CS模板表面之上）。

残留的薄BOX层的最终湿法蚀刻去除是必需的，因为在大多数情况下， 掩埋氧化物的完全干法蚀刻去除将导致CS生长的模板表面受损。这又会导 致CS器件中较高的缺陷，这会遭受到性能和可靠性问题（影响以上的方面 1）。另一方面，如果湿法蚀刻时间较长，则用于最终BOX去除的氢氟酸溶 液会基本上横向蚀刻顶部氧化物层（CMOS之上）和BOX（影响以上的方 面2）。结果，在干法蚀刻过程后留下的BOX量会尽可能薄，以便使得湿法 蚀刻时间最短。

较差地控制的BOX的干法蚀刻会导致BOX的过蚀刻，引起完全干法 蚀刻过程（影响以上的方面1）；或者导致BOX的蚀刻不足，这会留下比对 湿法蚀刻去除所期望的更多的氧化物（影响以上的方面1或2）。如果不调 整干法蚀刻不足情况的湿法蚀刻时间，在窗口中就会出现残留的氧化物， 于是在窗口中，CS器件在生长过程中就不能适当地成核（影响以上的方面 1）。如果调整湿法蚀刻时间以去除氧化物，但将其延长得比氧化物的横向 蚀刻过多就又过分了（影响以上的方面2）。

发明内容

根据本公开内容，将具有元素半导体器件的层布置在掩埋氧化物 （BOX）层之上。在元素半导体器件层与用于化合物半导体器件的层之间 布置选择性蚀刻层。选择性蚀刻层实现了BOX层的选择性蚀刻，从而实现 了对生长在蚀刻窗口中的化合物半导体器件的纵向和横向窗口蚀刻过程的 最大程度的控制。

在一个实施例中，提供一种半导体结构，其具有CMOS晶体管和化合 物半导体器件。该结构包括：化合物半导体生长支持物，用于在其中具有 化合物半导体器件的化合物半导体；选择性蚀刻层，在化合物半导体生长 支持物上；及硅层，布置在选择性蚀刻层之上，所述硅层具有布置在其部 分中的CMOS晶体管。通过硅层其他部分和选择性蚀刻层的下层部分形成 的窗口露出一部分化合物半导体生长支持物。化合物半导体布置在化合物 半导体生长支持物的露出部分之上。

在一个实施例中，选择性蚀刻层是氧化铝（Al₂O₃）、氮化硅（SiN_x）、 氮化铝（AlN）、氧化铪或氧化锆或具有氧化铝（Al₂O₃）、氮化硅（SiN_x）、 氮化铝（AlN）、氧化铪或氧化锆的组合的多个层。

在一个实施例中，化合物半导体生长支持物是硅（Si）、SiC或蓝宝石。

在一个实施例中，化合物半导体生长支持物是化合物或元素半导体。

在一个实施例中，化合物半导体生长支持物是Ge、InP、GaAs、GaN 或AlN。

将一个或多个选择性蚀刻层及剩余的掩埋氧化物的总厚度选择为使得 相对于典型SOI掩埋氧化物厚度，任何额外的掩埋氧化物厚度最小或者被 消除掉，这又加宽了在改进的SOI制造、CS/CMOS工艺集成和CS生长过 程期间可用的工艺窗口。

在附图及以下说明中阐述了本公开内容的一个或多个实施例的细节。 依据说明书和附图并依据权利要求书，本公开内容的其他特征、目的和优 点会是显而易见的。

附图说明

图1A到1F是根据现有技术的在其制造中的各个阶段的GaN/CMOS半 导体结构的横截面简图；

图2A到2F是根据现有技术的在其制造中的各个阶段的GaAs（或InP） /CMOS结构的横截面简图；

图2B2-1到2B-3是更详细显示在根据现有技术的图2B中所示结构的 制造中所使用的步骤的横截面简图；

图3是根据本公开内容的具有化合物半导体（CS）器件和元素半导体 器件的半导体结构的横截面简图；

图3A-3F是根据本公开内容的在其制造中各个阶段的图3的半导体结 构的横截面简图；以及

图4到9是根据本公开内容的其他实施例的具有化合物半导体（CS） 器件和元素半导体器件的半导体结构的横截面简图。

各个附图中相似的附图标记指示相似的元件。

具体实施方式

现在参考图3，示出了半导体结构10的横截面简图，半导体结构10具 有：化合物半导体（CS）器件12，在此例如是形成于化合物半导体18中 的III-V族器件，例如GaAs、GaN或InP晶体管；和电连接的元素半导体 器件14，在此例如是一对硅器件，更具体地是CMOS晶体管，形成于元素 半导体层26中。

在形成元素半导体器件14和顶部二氧化硅层28后，且在形成化合物 半导体（CS）器件之前，提供具有化合物半导体生长层或支持物16的结构 （本文中有时也称为衬底16），在这里例如是硅、SiC或蓝宝石的衬底。支 持物16在其上表面上布置了二氧化硅的第一掩埋氧化物（BOX）层20。选 择性蚀刻层22，在此例如是氧化铝（Al₂O₃）或氮化铝（AlN），布置在选择 性蚀刻层22上。二氧化硅的第二掩埋氧化物（BOX）层24布置在选择性 蚀刻层22上。在此是硅的顶部元素半导体层26布置在第二掩埋氧化物 （BOX）层24上。顶部二氧化硅层28布置在顶部元素半导体层26上。

现在参考图3A-3F，随后穿过层28、26、24、22和20形成窗口30， 以露出用于化合物半导体18的一部分化合物半导体生长支持物或衬底16。 更具体地，使用连续或顺序的蚀刻形成窗口30。首先，使用含氟化物的等 离子体干法蚀刻，来去除部分顶部二氧化硅层28，并露出顶部硅层26的下 层部分。接下来，使用选择性的含氟-氧的等离子体干法蚀刻，来去除顶部 硅层26的下层部分，从而露出第二掩埋氧化物层24的下层部分。接下来， 使用选择性的含氟等离子体蚀刻，来去除第二掩埋氧化物层24的下层部分。 注意，在含氟的等离子体中，第二掩埋氧化物层24的蚀刻速率比选择性蚀 刻层22的下层部分的蚀刻速率高得多。选择性蚀刻层22（本文中有时也称 为蚀刻停止层）在BOX干法蚀刻过程中充当蚀刻停止部，于是取决于改进 的SOI变型，进行以下之一：随后选择性地干法蚀刻蚀刻停止层22，以露 出要湿法蚀刻的最终层；或者湿法蚀刻蚀刻停止层22自身，以露出III-V 族生长表面。

图3A-3F中描绘的当前实例是两个选择性蚀刻情况中的前一个，所以 使用BCl₃/Cl₂气体化学选择性蚀刻来去除选择性蚀刻层22的下层部分，从 而露出掩埋氧化物层20的下层部分。接下来，使用在此例如是含氢氟酸的 溶液的湿法蚀刻，来去除第一掩埋氧化物层20的露出部分，从而露出一部 分化合物半导体生长支持物16。接下来，在支持物16的露出部分上形成化 合物半导体18。接下来，在化合物半导体18的上部中形成化合物半导体 （CS）器件12。图3中显示了完成的结构。

依据对窗口蚀刻的这个基本的改进的SOI结构和方案，可以得到另外 的变型。在图4－9中显示了许多变型。在图4中，从图3去除了第二掩埋 氧化物层26。在图5中，从图3去除了第一掩埋氧化物层20。在图6中， 蚀刻层22是氮化硅（SiN_x）。在图7中，蚀刻层22是Al₂O₃或AlN的下层 22a和SiN_x的上层22b的复合层。同样在含氟的等离子体中蚀刻SiN_x层， 但通过其沉积方法和条件、随后的热处理和用于蚀刻SiN_x的氟气体化学的 成分，相对于其他层来操纵其蚀刻速率。应理解，图4到6的变型可以与 蚀刻层22的复合层22a、22b一起使用。在图8中，用于化合物半导体18 的化合物半导体生长支持物16’是掩埋化合物半导体（CS）模板（化合物半 导体生长支持物）层16’b，其布置在附加的掩埋氧化物层16’a上。如图所 示，化合物半导体生长支持物16’在衬底16上。应理解，以上图3到7中 所述的所有变型都可以用于图8中所示的结构中。在图9中，用于化合物 半导体18的化合物半导体生长支持物16”是衬底16上的掩埋氧化物层 16”a，掩埋氧化物层16”a上的SiN_x层16”b，SiN_x层16”b上的Al₂O₃或 SiN层16”c，Al₂O₃或SiN层16”c上的掩埋氧化物层16”d，和布置在掩埋 氧化物层16”d上的掩埋化合物半导体（CS）模板（化合物半导体生长支持 物）层16”e。应理解，以上图3到8中所述的所有变型都可以用于图9中 所示的结构中。

借助等离子体增强化学气相沉积法（PECVD）、化学气相沉积法（CVD） 或借助原子层沉积（ALD）来沉积这个附加BOX叠层中的SiN_x。借助ALD、 溅射沉积、铝到Al₂O₃的热氧化，或者借助PECVD来沉积氧化铝（Al₂O₃） 层，作为改进的SOI制造过程的掩埋氧化物层形成的部分。最后，如果CS 生长表面是Si，则这个叠层中的SiO₂可以是热SiO₂；如果CS生长表面是 非Si模板层，则这个叠层中的SiO₂可以是PECVD SiO₂。

相对于SiO₂和Al₂O₃，SiN_x还提供湿法和干法蚀刻选择性，从而有助 于使得干法和湿法蚀刻窗口工艺导致的横向工艺偏差最小。另一方面，Al₂O₃（主要由含BCl₃/Cl₂的等离子体蚀刻的）和SiO₂（主要由含氟的等离子体 蚀刻的）主要充当相对于彼此的选择性干法蚀刻停止部。代替SiN_x，可以 使用氮化的分界面。可以通过NH₃、N₂或其他含氮气体等离子体处理来氮 化表面。

现在应意识到，根据本公开内容的半导体结构包括化合物半导体生长 支持物，用于化合物半导体器件；电介质层；布置在电介质层上的具有元 素半导体器件的层；选择性蚀刻层，布置在电介质层与化合物半导体生长 支持物之间；并且其中，所述选择性蚀刻层的蚀刻速率低于电介质层的蚀 刻速率。半导体结构可以包括一个或多个以下特征：其中，所述选择性蚀 刻层是氧化铝（Al₂O₃）、氮化硅（SiN_x）、氮化铝（AlN）、氧化铪或氧化锆 或具有氧化铝（Al₂O₃）、氮化硅（SiN_x）、氮化铝（AlN）、氧化铪或氧化锆 的组合的多个层；其中，具有元素半导体器件的层是硅；其中，所述元素 半导体器件是CMOS；其中，所述化合物半导体生长支持物是硅、SiC或蓝 宝石；其中，所述化合物半导体生长支持物是化合物或元素半导体；其中， 所述化合物半导体生长支持物是Si、Ge、InP、GaAs、GaN或AlN；其中， 所述电介质层是二氧化硅；其中，所述选择性蚀刻层是氧化铝（Al₂O₃）、氮 化硅（SiN_x）、氮化铝（AlN）、氧化铪或氧化锆或具有氧化铝（Al₂O₃）、氮 化硅（SiN_x）、氮化铝（AlN）、氧化铪或氧化锆的组合的多个层；其中，具 有元素半导体器件的层是硅；其中，所述化合物半导体生长支持物是硅、 SiC或蓝宝石；或其中，元素层布置在所述选择性蚀刻层之上，所述元素层 在其部分中布置了化合物半导体层；并且其中，所述结构具有窗口，其穿 过元素半导体层的其他部分和选择性蚀刻层的下层部分形成，所述窗口露 出一部分化合物半导体生长支持物；并且其中，所述化合物半导体布置在 化合物半导体生长支持物的露出部分上。

现在还应意识到，具有根据本公开内容的CMOS晶体管和化合物半导 体器件的半导体结构包括用于化合物半导体的化合物半导体生长支持物， 在其上具有化合物半导体器件；选择性蚀刻层，布置在所述化合物半导体 生长支持物之上；硅层，布置在所述选择性蚀刻层上，所述硅层在其部分 中布置了CMOS晶体管；其中，通过硅层的其他部分和选择性蚀刻层的下 层部分形成的窗口露出一部分化合物半导体生长支持物；并且其中，所述 化合物半导体布置在化合物半导体生长支持物的露出部分上。半导体结构 可以包括一个或多个以下特征：其中，所述选择性蚀刻层是氧化铝（Al₂O₃）、 氮化硅（SiN_x）、氮化铝（AlN）、氧化铪或氧化锆或具有氧化铝（Al₂O₃）、 氮化硅（SiN_x）、氮化铝（AlN）、氧化铪或氧化锆的组合的多个层；其中， 所述化合物半导体生长支持物是硅、SiC或蓝宝石；其中，所述化合物半导 体生长支持物是化合物或元素半导体；其中，所述化合物半导体生长支持 物是Si、Ge、InP、GaAs、GaN或AlN；其中，所述化合物半导体生长支 持物是硅、SiC或蓝宝石；或者其中，所述化合物半导体生长支持物是化合 物或元素半导体。

说明了本公开内容的多个实施例。但会理解，可以在不脱离本公开内 容的精神和范围的情况下做出多个修改。例如，选择性蚀刻层可以是氮化 硅（SiN_x）、氮化铝（AlN）、氧化铪或氧化锆或具有氧化铝（Al₂O₃）、氮化 硅（SiN_x）、氮化铝（AlN）、氧化铪或氧化锆的组合的多个层。此外，代替 BOX层24，可以使用不同的电介质层，例如氮化硅层。因此，其他实施例 也在以下权利要求的范围内。