提供绝热耦合的聚合物波导阵列和硅波导阵列的对准

摘要

一种提供绝热耦合的聚合物波导阵列和硅波导阵列的对准。对准形成在聚合物上的（单模）聚合物波导（PWG）阵列与形成在硅（Si）芯片上的硅波导（SiWG）阵列。并且因此实现绝热耦合。使高精度形成的端头和高精度形成的凹槽用作绝对的定位基准以提供根据凹槽和端头的自对准。在通过光刻图案化的PWG中，采用多个掩模，但是沿着对准基线（用于掩模）进行形成，并且因此相对于误差δx实现高精度。在通过纳米压印图案化的PWG中，也相对于误差δx和δy实现形成上的高精度。

说明书

技术领域

本发明涉及提供使得光在聚合物波导（PWG）阵列和硅波导（SiWG） 阵列之间传输的耦合。

特别是，本发明涉及单模聚合物波导（PWG）中的阵列高精度对准的技 术，从而提供绝热耦合。

背景技术

多模和单模聚合物波导（PWG）二者都广泛地以刚性形式应用于印刷板 上或者以柔性形式应用于聚合物基膜上。

光学波导（WG）的原理是提供芯和包层的结合物，是具有不同折射系 数的两种不同类型聚合物的结合物，并且芯用作光传输通道。

另一方面，也广泛地采用硅波导（SiWG），其中光传输通道形成在硅（Si） 芯片上。

在聚合物波导（PWG）和在硅波导（SiWG）二者中，多通道波导（WG） 在彼此平行的一个方向上以阵列方式形成，从而提供多通道的光传输通道。

已经进行了各种努力来在聚合物波导（PWG）和硅波导（SiWG）之间 传输光。然而，使光在微观级别下有效传输的耦合要求高精度的定位。

在多模波导（WG）的情况下，在波导彼此耦合时或者在波导耦合到多 模光纤时，大截面的芯以及几乎相同尺寸的芯截面和几乎相同的数值孔径可 提供这样具有可接受级别损耗的耦合，只要在彼此连接的截面之间保证邻接 截面的精确定位。

实际上，所谓的“端面耦合”用于提供上述的耦合。

然而，当单模波导（WG）耦合到硅波导（SiWG）时，芯的截面非常小， 并且连接的波导在芯截面的尺寸上和数值孔径上非常不同。因此，甚至难以 采用端面耦合。

在此情况下，绝热耦合可作为选择性的方法，通过该方法，在光轴方向 上预定距离处捕获和传输沿阵列的光轴方向上的瞬逝光（evanescent light）。

然而，当单模波导（WG）耦合到硅波导（SiWG）时，提供高精度对准 的阵列以提供绝热耦合的技术仍是未知的。

关于用于形成聚合物波导（PWG）或者定位多通道聚合物波导（PWG） 的创新方法，已经知晓各种基本的技术，例如专利文件1至11中描述的那 些技术。

然而，仍然没有文献提供绝热耦合或者涉及高精度对准，例如用于提供 绝热耦合的自对准。

[引用列表]

[专利文件]

[专利文件1]日本专利申请公开No.2000-75158A

[专利文件2]日本专利申请公开No.2004-102220A

[专利文件3]日本专利申请公开No.2008-58530A

[专利文件4]日本专利申请公开No.6-109936A

[专利文件5]日本专利申请公开No.2006-139147A

[专利文件6]日本专利申请公开No.2005-208187A

[专利文件7]日本专利申请公开No.2008-89879A

[专利文件8]日本专利申请公开No.2009-31780A

[专利文件9]日本专利申请公开No.2007-212786A

[专利文件10]日本专利申请公开No.7-45811A

[专利文件11]日本专利申请公开No.11-258455A

发明内容

[技术问题]

本发明的目的是对准形成在聚合物上的（单模）聚合物波导（PWG）阵 列和形成在硅（Si）芯片上的硅波导（SiWG）阵列，并且因此实现绝热耦 合。

[解决问题的技术方案]

形成在聚合物上的（单模）聚合物波导（PWG）阵列和形成在硅（Si） 芯片上的硅波导（SiWG）阵列根据两侧上高精度形成的端头和凹槽的结合 而自对准。

[本发明的优点]

本发明能够高精度对准形成在聚合物上的（单模）聚合物波导（PWG） 阵列和形成在硅（Si）芯片上的硅波导（SiWG）阵列，从而实现绝热耦合。

附图说明

图1是示出其中提供了本发明的绝热耦合的区域以及包含该区域的封装 结构的总图；

图2是用于说明硅波导（SiWG）阵列和聚合物波导（PWG）阵列重叠 以及用于说明绝热耦合中涉及的瞬逝波的俯视图；

图3是用于说明重叠硅波导（SiWG）阵列和聚合物波导（PWG）阵列 的对准重要性的俯视图；

图4是示出形成在聚合物上的端头和形成在硅芯片上的凹槽的结合的总 图，该结合使得能够对准形成在聚合物上的（单模）聚合物波导（PWG）阵 列和形成在硅（Si）芯片上的硅波导（SiWG）阵列，从而根据本发明实现 绝热耦合；

图5是示出在聚合物上高精度形成（单模）聚合物波导（PWG）阵列和 端头的本发明方法的示意图；

图6是用于说明在根据本发明形成聚合物波导（PWG）阵列和端头时， 通过光刻图案化的PWG和通过纳米压印图案化的PWG的各自优点的示意 图；

图7是用于说明在根据本发明形成聚合物波导（PWG）阵列和端头时， 通过光刻图案化的PWG和通过纳米压印图案化的PWG的各自方法的示意 图；以及

图8是用于说明对准硅波导（SiWG）阵列和聚合物波导（PWG）阵列 然后固定阵列的方法并且用于说明阵列已经固定后的状态的示意图。

具体实施方式

图1是示出其中提供了本发明的绝热耦合的区域和包括该区域的封装结 构的总图。

绝热耦合通过对准形成在聚合物上的（单模）聚合物波导（PWG）阵列 与形成在硅（Si）芯片上的硅波导（SiWG）阵列而实现。

其中提供该绝热耦合的结合耦合部分由光学环氧树脂或者UV粘合剂固 定。

还包括固定到聚合物的MTP连接器和固定到硅芯片的内插器；这些器 件被包封起来。

例如，采用填充有硅球（silica beads）的粘合剂。

还包括固定到硅芯片的散热器和盖板（封装的外壳）；整体由盖板覆盖。

盖板用作封装的外壳。

根据该封装结构的内在关系，可提供包括下列顺序步骤1至10的制造 （装配）方法。

（1）首先，制备硅（Si）芯片，该硅芯片具有形成在其中的硅波导 （SiWG）阵列。

（2）制备聚合物，使该聚合物具有形成在其中的（单模）聚合物波导 （PWG）阵列。

（3）硅芯片和聚合物以可实现光学耦合的空间关系的方式对准。

（4）硅芯片和聚合物由光学环氧树脂或UV粘合剂彼此固定（而保持 对准状态）。

（5）制备固定到聚合物的MTP连接器。

（6）制备固定到硅芯片的内插器。

（7）包封这些器件。可采用填充有硅球的粘合剂。

（8）制备固定到硅芯片的散热器。

（9）制备盖板（封装的外壳）。

（10）整体由盖板覆盖以形成封装结构。

图2是用于说明硅波导（SiWG）阵列和聚合物波导（PWG）阵列重叠 以及用于说明绝热耦合中涉及的瞬逝波的俯视图。

如图2（a）所示，这些阵列在光轴方向上重叠在预定的距离上，因此捕 获且传输瞬逝光。

在本发明的光轴方向上的预定距离的验证上，长度L约为3mm（制造 误差为±20%）。然而，本领域技术人员可根据条件计算理论上的优化长度。

该类型的光学耦合已知为绝热耦合。

如图2（b）所示，硅波导（SiWG）阵列的核心的宽度小于聚合物波导 （PWG）阵列的宽度。

在用于本发明的验证中，证明了这样的情况，其中形成在聚合物上的（单 模）聚合物波导（PWG）阵列的芯的宽度为约5μm（制造误差为±20%）， 并且形成在硅（Si）芯片上的硅波导（SiWG）阵列的芯的宽度为约几百纳 米至1μm（制造误差为±30%）。

硅波导（SiWG）阵列和聚合物波导（PWG）阵列之间存在双向光学传 输。然而，因为SiWG阵列和PWG阵列之间存在芯的宽度上的级差，所以 光学损耗的大小上存在差别。

从SiWG侧传输到PWG侧的瞬逝波易于在PWG侧捕获。

从PWG侧传输到SiWG侧的瞬逝波相对难于在SiWG侧捕获。

该验证表示，在采用上述芯的宽度的结合时，适合于将间隙g设定为3 μm或附近（制造误差为±20%）。

然而，间隙g的适当大小受传输光的波长和模场直径（MFD）的影响。 本领域技术人员可以确定间隙g的适当大小。

图3是用于说明重叠硅波导（SiWG）阵列和聚合物波导（PWG）阵列 的对准重要性的俯视图。

图3（a）所示的微量错位δx导致光传输损耗。

图3（b）所示的微量错位（倾斜）δθ导致光传输损耗。

可见，当错位δx和倾斜δθ的如图3（c）所示结合时，引起的损耗量较 大。

由上面的描述可理解，对准对于重叠硅波导（SiWG）阵列和聚合物波 导（PWG）阵列是非常重要的。

图4是示出形成在聚合物上的端头和形成在硅芯片上的凹槽的结合的总 图，该结合使得能够对准形成在聚合物上的（单模）聚合物波导（PWG）阵 列和形成在硅（Si）芯片上的硅波导（SiWG）阵列，从而根据本发明实现 绝热耦合。

在本发明中，形成在聚合物上的（单模）聚合物波导（PWG）阵列和形 成在硅（Si）芯片上的硅波导（SiWG）阵列根据高精度形成在两侧上的凹 槽和端头自对准。

本发明的目标是使凹槽和端头用作绝对的定位基准以根据凹槽和端头 执行自对准。

图5是示出在聚合物上高精度形成（单模）聚合物波导（PWG）阵列和 端头的本发明方法的示意图。

（单模）聚合物波导（PWG）阵列和端头可以集成方式高精度形成，从 而端头和凹槽用作绝对的定位基准。

（1）首先，在聚合物上涂覆（下）包层。

（2）沿着涂覆的芯层和（下）包层之上的对准基线制备第一掩模。

（3）通过采用第一掩模的光刻工艺在包层上形成多通道芯（或芯阵列）。

这里，芯层材料的折射系数大于包层材料的折射系数。

（4）采用与芯阵列材料相同类型的聚合物材料，用于形成端头的基底 层涂覆为覆盖核心阵列。

（5）沿着用来制备第一掩模的同一对准基线制备第二掩模（具有与第 一掩模不同的曝光图案）。

这里可见，因为采用同一对准基线（用于掩模），所以当用作绝对定位 基准的端头和多通道芯（芯阵列或者阵列中芯之一）之间的距离为x（图4） 时，x轴上的定位误差δx被最小化，从而高精度地实现了装配。

（6）通过采用第二掩模的光刻形成端头。

通过采用第一掩模的光刻工艺用于形成芯阵列的芯的材料和通过采用 第二掩模的光刻工艺用于制造端头的基底层的材料二者可选自相同类型的 聚合物材料，例如，丙烯酸树脂、环氧树脂或聚酰亚胺。

优选地，采用第一掩模的光刻工艺中所采用的显影剂和冲洗液类似于采 用第二掩模的光刻工艺中采用的显影剂和冲洗液。

需要保证通过采用第一掩模光刻工艺形成的芯阵列在采用第二掩模的 光刻工艺的显影步骤中保持它们的形状。当这样再一次使用显影剂和冲洗液 时，整个工艺变得比较简单。

图6是用于说明在根据本发明形成聚合物波导（PWG）阵列和端头时， 通过光刻图案化的PWG和通过纳米压印图案化PWG的各自优点的示意图。

在通过光刻图案化的PWG和通过纳米压印图案化PWG二者中，端头 中可提供直线部分和锥形部分。

在端头中提供锥形部分具有这样的优点，在端头以滑动方式插入形成在 硅芯片上的凹槽中时，更容易执行插入。

在通过光刻图案化的PWG中，端头的厚度控制可通过旋涂工艺精确实 现。

在通过纳米压印图案化的PWG中，采用通过精密切割工艺事先制备的 金属铸件；从而，端头的厚度控制和在高度方向上形成端头的复杂结构可以 以亚微米精度实现。因此，可以以高精度提供斜面。

端头中斜面的提供具有这样的优点，当端头设置或者推入形成在硅芯片 上的凹槽时，更加容易实现设置或插入。

这样，在采用通过光刻或者纳米压印图案化的PWG时，可更容易地以 滑动或者推入的方式实现插入。此外，当用作绝对定位基准的端头和芯阵列 （芯之一）之间的距离在水平方向上为x和在垂直方向上为y（图4）时，x 轴上的定位误差δx和y轴上的误差δy被最小化，从而高精度地执行装配。

形成在硅芯片上的凹槽可通过蚀刻等与形成在硅（Si）芯片上的硅波导 （SiWG）阵列一起高精度地形成。

图7是用于说明在根据本发明形成聚合物波导（PWG）阵列和端头时， 通过光刻图案化的PWG和通过纳米压印图案化的PWG的各方法的示意图。

在通过纳米压印图案化的PWG中，

（1）首先，制备聚合物的基底层。作为选择，聚合物可涂覆在玻璃基 板上。

（2）将具有对应于（单模）聚合物波导（PWG）阵列的芯的凹槽和对 应于其端头的凹槽的铸件设置在聚合物的基底层上。铸件可为金属的。已经 知晓，在采用金属铸件时易于实现高精度。

（3）硬化聚合物的基底层。可执行UV曝光。聚合物（基底层）和玻 璃基板可为UV透明的。

（4）从硬化的聚合物的基底层去除铸件。

图8是用于说明对准硅波导（SiWG）阵列和聚合物波导（PWG）阵列 然后固定这些阵列且用于说明已经固定这些阵列后的状态的示意图。

包括根据本发明提供的绝热耦合的封装结构也可提供为根据图1描述的 内在关系的制造方法。