具有额外有源区域的半导体装置之间的隔离区域

摘要

本发明描述一种提供集成电路上的半导体装置之间的额外有源区域的隔离区域。在一个实施例中，本发明包含：具有源极、漏极和所述源极与所述漏极之间的栅极的图像传感器的互补金属氧化物半导体晶体管，所述晶体管具有用以在所述栅极的影响下耦合所述源极与所述漏极的沟道；以及隔离屏障，其围绕所述源极和所述漏极的周边以将所述源极和所述漏极与其它装置隔离，其中所述隔离屏障距所述沟道的中心部分某一距离。

说明书

技术领域

本发明大体涉及集成电路，且更特定来说涉及互补金属氧化物半导体图像传感器电 路中的随机电报信号噪声的减小。

背景技术

在集成电路中，设计者试图增加电路密度。换句话说，设计者试图将更多电子装置 放置在相同空间量中。有源装置位于称为有源区域的区域中。其它区域用绝缘体、间隔 件或间隙填充，所述绝缘体、间隔件或间隙归因于特定布局设计或制造设备的局限性而 完全不能加以使用。

在光学传感器中，设计者试图增加与其它装置相比用于光电二极管(或任何其它类型 的光学传感器)的空间量。此允许相同空间量中的较大光电部位或较多光电部位，从而提 高传感器输出的质量，或减小具有相同质量的传感器的总体尺寸，或实现上述两个目的。 对于光学传感器，针对相同总面积量增加有源区域的量可允许较高质量的电路，或允许 用于非光电部位的电子装置的空间减小。

集成电路中使用STI(浅沟槽隔离)和STI植入保护来保护装置使其免受其它附近装 置影响。STI尤其可用于提供保护以免受累积电荷的装置(例如，电容器、光电二极管和 电源组件)影响。当晶体管使用STI和STI植入保护时，装置的有源区域的宽度变小许多。 对于晶体管，栅极区域下方的有源区域通常将减小。因此，使得装置不太有效或必须制 造得较大以适应STI和STI植入保护。

对于光电二极管和传感器阵列，随着过程按比例缩减且装置变小，光电二极管累积 的电荷量变小。当信号电平减小时，信噪比变小。为了维持相同信号质量，噪声电平也 必须减小。传感器阵列中的一个噪声源是RTS(随机电报信号)噪声，但也存在其它噪声 源。RTS噪声至少部分由系统中Si与SiO₂层之间的界面处的缺陷引起。据信，电荷载 流子在这些界面缺陷处被截留和释放。缺陷的另一侧测得的电荷将随着电荷在缺陷上流 动而随机增加或减小。虽然此噪声可引起多种装置中的问题，但其对于像素内源极跟随 器晶体管具有显著效果。在低亮度级下，来自源极跟随器的RTS噪声是限制成像质量的 主要噪声源。

使用多种噪声减小技术来减小RTS噪声的影响。相关双取样(例如)减小多种随机噪 声源的影响。然而，其并不完全消除RTS噪声。像素还可经物理修改以减小RTS和其 它噪声源的影响。掩埋式沟道源极跟随器具有较少RTS噪声。这可能是因为掩埋式沟道 推动沟道中的最高电位远离Si-SiO₂界面，从而使载流子由Si-SiO₂界面处的缺陷截留的 可能性最小化。这些方法均需要较大面积，从而减小像素密度且增加成本。

发明内容

附图说明

参看以下图式描述本发明的非限定性且非详尽实施例，图式中除非另外指定，否则 相同参考数字在各图中始终指代相同零件。

图1A是在集成电路的衬底上实施的常规晶体管结构的局部去层次的俯视图的图。

图1B是沿着图1A的常规晶体管的线B-B的横截面图的图。

图2A是根据本发明的一实施例在集成电路的衬底上实施的经改进晶体管结构的局 部去层次的俯视图的图。

图2B是根据本发明的一实施例沿着图2A的经改进晶体管结构的图2A的线B-B的 横截面图的图。

图3A是根据本发明的一实施例在集成电路的衬底上实施的具有邻近光电二极管的 经改进晶体管结构的局部去层次的俯视图的图。

图3B是根据本发明的一实施例沿着图3A的经改进晶体管结构的图3A的线B-B的 横截面图的图。

图4是根据本发明的一实施例包含植入阱的图3B的晶体管的开始层的横截面图的 图。

图5是根据本发明的一实施例包含保护植入物的图4的结构的横截面图的图。

图6是根据本发明的一实施例包含栅极氧化物和栅极电极的图5的结构的横截面图 的图。

图7是说明根据本发明的一实施例的背侧照明成像系统的框图。

图8是说明根据本发明的一实施例背侧照明成像系统内的两个4T像素的像素电路 的电路图。

图9是根据本发明的一实施例具有重叠像素电路的背侧照明成像像素的混合横截面 和电路图。

具体实施方式

根据本发明的一个实施例，加宽源极跟随器栅极区域正下方的沟道。此可通过移除 栅极电极下方的大部分STI(浅沟槽隔离)以及邻近的STI保护掺杂特征来完成。这两个 特征有效地使与其一起使用的晶体管沟道变窄。加宽其多晶硅栅极电极下方的源极跟随 器晶体管沟道可用于减少沟道边缘处的STI界面处的电子截留。

在本发明的一个实施例中，将额外有源区域添加到晶体管与邻近有源区域之间的区 域。此可通过避免STI和STI保护植入(针对NMOS的p型，针对PMOS的n型)而增大 装置宽度。代替于STI结构，添加有源区域。增大的有源区域致使从源极到漏极的电子 流远离STI侧壁。因此，沿着STI侧壁以及沿着STI的典型顶部隅角的任何电子截留和 释放可显著最小化。

本文描述在栅极下方具有较宽有源区域的晶体管的实施例。在以下描述中，陈述众 多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，本文描 述的技术可在无特定细节中的一者或一者以上的情况下或利用其它方法、组件、材料等 来实践。在其它例子中，未展示或描述众所周知的结构、材料或操作以免混淆某些方面。

贯穿于本说明书中提到“一个实施例”或“一实施例”是意味着结合所述实施例描 述的特定特征、结构或特性包含在本发明的至少一个实施例中。因此，在整个本说明书 中多处出现短语“在一个实施例中”或“在一实施例中”未必都是指同一个实施例。此 外，在一个或一个以上实施例中，特定特征、结构或特性可以任何合适方式组合。如本 文中使用的术语“或”通常意图涵盖包含性功能的含义，例如“和/或”。

一般来说，集成电路包括用于多种应用的电路。所述应用使用例如逻辑装置、成像 器(包含CMOS和CCD成像器)和存储器(例如，DRAM以及基于NOR和NAND的快闪 存储器装置)等各种各样的装置。这些装置通常采用晶体管用于实现多种功能，包含信号 的切换和放大。本发明在CMOS(互补金属氧化物半导体)成像集成电路的情境下以相机 芯片形式呈现，所述相机芯片适于与相机一起使用以实现机器视觉、记录和通信，然而 本发明不限于此。

术语“衬底”包含使用基于硅、硅-锗、锗、砷化镓等的半导体形成的衬底。术语衬 底还可指代已在衬底上执行以在衬底中形成区和/或结的先前工艺步骤。术语衬底还可包 含各种技术，例如掺杂和未掺杂半导体、硅的外延层和在衬底上形成的其它半导体结构。 虽然在衬底上的晶体管的情境中描述本发明，但所述结构可在可稍后薄化的衬底上形 成。

图1A是可在用于光传感器阵列的集成电路的衬底上实施的常规晶体管结构100和 相关环境的俯视图的图。晶体管可为如下文描述的传感器阵列的源极跟随器或任何其它 晶体管。晶体管建置于其中形成有掺杂层120或植入阱的衬底上。

晶体管的源极180和漏极190安置在中心栅极电极150的任一侧上。源极电极接触 件185、漏极电极接触件195和栅极电极接触件170允许对晶体管的节点进行电连接。 隔离结构155形成在源极、漏极和栅极的有源区域周围。隔离结构155可使用例如浅沟 槽隔离(S TI)或局部硅氧化(LOCOS)等工艺形成。STI可由形成在STI的任一侧上的STI 保护植入层145围绕。

光敏区域125形成在晶体管的任一侧上的掺杂层中。光电二极管也由例如STI和保 护植入物145等隔离结构155围绕以将其与其它附近电路隔离。在所说明的实例中，晶 体管可为图像传感器阵列的光电二极管之间的源极跟随器晶体管。然而，本发明不限于 此。

图1B是沿着图1A的线B-B截取的图1A的结构100的横截面的图。常规晶体管结 构实施于用于光传感器阵列的集成电路的衬底110上。掺杂层120或植入阱形成在衬底 中作为晶体管的基底。通常形成具有一种电导率或掺杂类型(例如，p型)的掺杂植入区 域120。衬底通常为相同掺杂类型(例如，p型)。

光敏区域和晶体管两者均具有相关联有源区域，所述有源区域是通过STI区封围且 划定在衬底的表面处的与每一装置相关联的那些衬底表面区域。在所说明的实例中，由 STI封围的任何表面区均为有源区域。光敏区域125可通过形成可延伸到衬底深处的n 型掺杂区和各种接触结构(未图示)来形成。光电二极管展示为一般化形状以便简化图示。 如众所周知的，钉扎层135形成在光电二极管上方。

STI隔离结构155形成在p阱120附近或内部以隔离晶体管并且还围绕光电二极管 以隔离光电二极管。可通过在掺杂层120内蚀刻空隙并在空隙内沉积电介质材料(例如， 二氧化硅)来形成使用STI工艺的隔离结构155。沉积的电介质材料可使用CMP平面化。 STI保护植入层145形成在STI的任一侧上，此通常在形成空隙之后但在沉积STI的电 介质填充材料之前进行。此可通过将额外掺杂剂材料(例如，硼)植入到掺杂硅层120中 以形成保护层来形成。STI保护植入物充当保护屏障且有助于保持邻近装置的移动载流 子远离STI缺陷，但如果保护植入物的任何部分到达晶体管的有源区域中，那么其可消 耗其有源区域的晶体管沟道部分的一些有效电宽度。

晶体管栅极包含形成在栅极氧化物层130上的晶体管栅极电极150。栅极氧化物层 130生长在所有有源区域的顶部上，且在制造工艺结束时保持至少在晶体管栅极电极与 晶体管有源区域之间的交叉处。电介质层165形成在中心栅极电极150与栅极氧化物层 130上。

晶体管的源极和漏极(未图示)沿着与图1B.所示的横截面的面成直角的轴线安置。源 极和漏极形成在晶体管的先前界定的有源区域内。源极与漏极之间以及栅极下方(其中发 生跨导)的区域是晶体管沟道区。

晶体管栅极电极150通常由多晶硅组成且形成在有源区域的部分和隔离结构155的 部分上。

额外层(例如，尤其是绝缘层165)可形成在晶体管栅极电极150以及隔离STI结构 155和保护植入物145的区上。金属接触件(例如，接触件170)可通过蚀刻腔并用金属填 充所述腔而形成在绝缘层内。金属化层或其它类型的导电迹线可形成在金属接触件以及 绝缘层的部分上，使得可在晶体管栅极电极150与形成在衬底110内和衬底110内上方 的其它装置之间进行电连接。

图2A是具有减少的RTS噪声的新颖晶体管结构200的俯视图的图。此晶体管也可 实施在用于光传感器阵列的集成电路的衬底上，但本发明不限于此。晶体管可为如下文 描述的传感器阵列的源极跟随器或任何其它晶体管。晶体管建置在衬底上，掺杂层220 或植入阱形成到所述衬底中。

晶体管的源极280和漏极290安置在中心栅极250的任一侧上。源极电极接触件285、 漏极电极接触件295和栅极电极接触件270允许对晶体管的节点进行电连接。隔离结构 255(例如，STI)形成在源极、漏极和栅极的有源区域周围。STI可由(例如参见图2B，形 成在STI的任一侧上的)S TI保护植入层245围绕。

与图1A和1B的STI结构对比，在图2A的实例中，STI外推远离界定沿着如图所 示的沟道区的一部分的额外有源区域的栅极电极下方的有源区域的正常边界区域。常规 布局中的沟道区是在晶体管导电期间具有高电流密度的区域，其中电流的部分沿着在两 侧限定其的STI区从源极流向漏极。

沟道电流与其限定STI的相互作用可为RTS噪声的重要原因。通过如图2A所示将 STI转移在栅极电极下方且借此沿着晶体管沟道的一部分扩展有源区域，存在由于沟道 电流与STI的增加的分隔而导致的减少的相互作用，且因此RTS噪声减少。然而，此构 造可影响晶体管的操作，因为沟道宽度沿着晶体管的长度可能不恒定。还可通过将STI 向外转移在晶体管长度的部分上来影响沟道宽度。

图2B是沿着图2A的线B-B截取的图2A的晶体管结构的横截面的图。在图2A中， 可容易看出，STI 255距位于晶体管内部的晶体管沟道区或晶体管的植入阱220比图1B 中更远。还可看出，STI保护植入层245也距晶体管沟道区更远。此允许沿着晶体管长 度的一部分的晶体管中的较宽沟道，从而可能改进其性能。另外，其减少可能由沟道附 近的STI引起的RTS噪声。

如图1B中，晶体管实施于集成电路的衬底210上。对于BSI(背侧照明)光传感器， 衬底可经薄化以改进蓝色和绿色响应。结构200包含上面形成掺杂阱植入层220(例如， p型)的衬底210。例如带有STI保护植入层245的STI等保护隔离结构255形成在掺杂 层220的任一侧上。源极和漏极(未图示)通常使用具有第二导电类型(例如，n型)的材料 形成。栅极氧化物层230形成在沟道和STI上。

晶体管栅极电极250通常由多晶硅组成，且在图2B的横截面中展示为形成在栅极 氧化物层230的区上。额外层(例如，尤其是绝缘层265)可形成在晶体管栅极电极250 以及隔离结构255和保护植入物245的区上。金属接触件(例如，接触件270)可通过蚀 刻腔并用金属填充所述腔而形成在绝缘层内。金属化层或其它类型的导电迹线可形成在 金属接触件以及绝缘层的部分上使得可在晶体管栅极电极250与形成在衬底内和衬底上 方的其它装置之间进行电连接。

图3A展示与图2A中相同的晶体管结构，其经修改以在晶体管的任一侧上容纳光 电二极管225。这些光电二极管类似于图1A和1B中的光电二极管。如图1A和2A中， 图类似于局部去层次的平面图。栅极电极250耦合到栅极电极接触件270。源极275以 及接触件280在栅极的一侧上，而漏极290和接触件295在栅极的另一侧上。晶体管形 成在有源区域220中，在位于两个n型光电二极管225之间的植入阱220中的源极275 与漏极290之间。源极280和漏极290形成为n型植入物且通过其中安置源极和漏极的 p型阱220而与n型光电二极管隔离。源极和漏极还通过下伏于整个结构的p型衬底以 及通过STI层255(在其存在的情况下)而隔离。在n型光电二极管与晶体管之间不存在 STI的情况下，p型植入阱215也可使n型光电二极管与晶体管隔离。

在所说明的实例中，STI 255用于隔离光电二极管和有源区域及源极跟随器与任何 外部组件，以及使其彼此部分隔离。虽然在此图和一些其它图中将STI层展示为单一层， 但其还可包含所植入保护层，例如如图1B所示的硼保护植入层145。

与图2A对比，图3A中的STI 255不完全围绕且隔离晶体管的沟道。而是，STI屏 障背朝晶体管有源区域且朝向光电二极管225延伸。此在栅极的两侧上的栅极电极的边 缘附近发生。所述STI屏障接着与光电二极管的STI屏障接合。类似地，光电二极管的 STI屏障不完全围绕光电二极管，而是背朝光电二极管且朝向晶体管栅极电极。这使得 晶体管的有源区域的一部分不受保护STI隔离沟槽防护。这也使得光电二极管的最接近 栅极的部分不受保护STI隔离沟槽防护。因此，晶体管的有源区域沿着其沟道的一部分 不具有STI，且RTS噪声减少。

如图3A所示，STI 256的额外线在晶体管的周边与光电二极管的周边之间延伸。通 常，此线将也包含保护植入层(未单独展示)。此线连接晶体管的STI与最近光电二极管 的STI。虽然这些线有效地隔离晶体管和光电二极管与其它附近组件(未图示)，但其不 将晶体管与光电二极管彼此隔离。为此，额外p阱215形成在晶体管和光电二极管的边 缘处。

STI屏障通过界定源极280和漏极290在栅极电极250的边缘处与沟道相遇的有源 区域宽度来界定源极跟随器沟道的宽度。然而，源极跟随器沟道的中心区域不具有界定 其的STI层。在包含在掺杂层220内且沿着掺杂层220的长度的源极跟随器的此中心区 域中，沟道宽度由额外p阱215界定。

参看图3B，额外p阱215可在晶体管沟道的任一侧上看到且与掺杂层220重叠。 图3B是沿着图3A中的B-B截取的图3A的替代性晶体管结构的横截面的图。图3B的 晶体管与图2B的晶体管基本上相同，但STI的图案和额外p阱除外。如图所示，图3B 的沟道的中心部分的有源区域比图2B的对应区域大。此额外有源区域的存在主要是以 不再限定或界定所述区中的沟道宽度的STI隔离区域和STI保护植入物为代价。

额外p阱215用以隔离源极跟随器沟道与光电二极管。额外p型阱215可通常具有 与p掺杂阱220相同的掺杂浓度或比p掺杂阱220高的掺杂浓度。额外p型阱215可通 常具有与保护植入物245的掺杂浓度等效的掺杂浓度。

对于光传感器阵列，沿着源极跟随器沟道长度的STI区域的一部分的消除(如图所示) 提供了稍微更宽的沟道且大大减少了RTS噪声源。特定形状、位置和相对大小可经修改 以适应任何特定应用。

图4-6是处于不同形成阶段的图3B的晶体管结构的图。图4展示掺杂层220在上 面形成为阱植入物的衬底210。掺杂层220通常形成为具有第一导电类型。举例来说， 第一导电类型可为p型，且第二导电类型可为n型，或反之亦然。掺杂层220可例如为 形成在p型衬底中的p阱。可应用各种等级的掺杂剂植入来形成各种结构和/或调整晶体 管电压阈值。在一个实例中，在10¹³/cc到10¹⁵/cc的浓度下掺杂掺杂层220。中心掺杂 层含有晶体管的有源区域。

类似地，可在晶体管的任一侧上形成光电二极管的n掺杂区域225。光电二极管可 被掺杂到10¹⁴/cc到10¹⁶/cc，这取决于特定实施方案。额外组件可形成于额外阱中，这 取决于特定实施例。可使用光致抗蚀剂来覆盖一些区域来形成这些沉积区域，同时在其 它区域上沉积掺杂剂且接着移除光致抗蚀剂，如此项技术中已知的。

在图5中，隔离结构215可形成为掺杂阱220的任一侧上的阱。隔离结构215形成 在掺杂阱220旁边或与其对接或重叠，且可通过掺杂或植入第一导电类型(例如，p型) 来形成。另外，钉扎层235形成在光电二极管区225上。通常，在形成中心p型阱和光 电二极管区域的同时，掩蔽隔离区域。接着，在在有源区域的剩余部分中形成p型隔离 区域的同时，掩蔽中心阱。

图6展示在通过在有源区域的表面上(即，无STI的任何地方)形成二氧化硅膜而形 成栅极氧化物层230之后的结构。除了栅极氧化物层230之外，还可视需要将隔离和保 护植入区域(未图示)添加到例如STI区的任一侧。针对晶体管栅极电极250沉积多晶硅 层。如图所示，栅极氧化物230将栅极电极250与保护植入区域215分离。栅极电极250 可在栅极氧化物区和隔离区215的顶部上延伸。栅极电极250可通过沉积多晶硅、多晶 硅/硅化物，和/或任何其它适宜的导体或金属层来形成。适宜的金属包含Ni、W、Ti、 Co以及这些和其它金属的硅化物。侧壁绝缘间隔件(未图示)也可使用常规工艺形成。

源极和漏极(未图示)可能在栅极氧化物250和隔离区域245形成之前已形成，但通 常在栅极氧化物之后形成。这些元件位于图中所示的横截面的平面前方和后方，如图2A 和3A中所指示。栅极电极250可使用抗蚀剂和蚀刻方法图案化。

在一个实施例中，接触蚀刻终止层(未图示)可沉积在晶体管的栅极电极上。所述接 触蚀刻终止层可为Ti、TiN或具有低电阻率的适宜的材料。蚀刻终止层可随后结合蚀刻 使用且可使用CMP薄化。还可添加所沉积和平面化的绝缘层265(例如，BPSG(硼磷硅 酸盐玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)等)以完成所述装置。绝缘层可使 用例如CMP、抗蚀剂回蚀或旋涂玻璃(SOG)平面化以形成所得结构。在绝缘层的沉积之 后，还可形成接触件和电连接。

可通过首先借助蚀刻或以某一其它方式形成空隙来形成栅极电极接触件270。接触 蚀刻终止层可用于控制蚀刻的深度。接触蚀刻可在栅极电极表面处停止或可被允许在栅 极电极内进行。可接着以多种不同方式中的任一者(例如，通过在蚀刻到绝缘层中的空隙 上或空隙内沉积金属层)来形成栅极接触件。可添加金属化层和额外绝缘层以适应任何特 定应用。接触件耦合到为简化图示而未展示的其它组件或电路。

图7是说明本发明的实施例可应用于的背侧照明成像系统201的框图。成像系统201 的所说明的实施例包含像素阵列206、读出电路211、功能逻辑216和控制电路221。

像素阵列206为背侧照明成像传感器或像素(例如，像素P1、P2…、Pn)的二维(“2D”) 阵列。在一个实施例中，每一像素为互补金属氧化物半导体(CMOS)成像像素。如所说 明，每一像素布置为行(例如，行R1到Ry)和列(例如，列C1到Cx)以获取人、地点或 物体的图像数据，所述图像数据可接着用于再现所述人、地点或物体的2D图像。

在每一像素已获取其图像数据或图像电荷之后，图像数据通过读出电路211读出并 转移到功能逻辑216。读出电路211可包含放大电路、模/数(“ADC”)转换电路或其它 电路。功能逻辑216可简单地存储图像数据或还通过应用图像后期效果(例如，修剪、旋 转、消除红眼、调整亮度、调整对比度或其它效果)来操纵图像数据。在一个实施例中， 读出电路211可沿着读出列线(所说明)一次一行而读出图像数据行，或可使用多种其它 技术(未说明，例如串行读出或所有像素同时的完全并行读出)来读出图像数据。

控制电路221耦合到像素阵列206以控制像素阵列206的操作特性。举例来说，控 制电路221可产生用于控制图像获取的快门(shutter)信号。在一个实施例中，快门信号 为用于同时启用像素阵列206内的所有像素以在单一获取窗期间同时俘获其相应图像数 据的全局快门信号。在替代实施例中，快门信号为滚动快门信号，借此像素的每一行、 列或群组在连续获取窗期间被循序启用。

图8是说明根据本发明的实施例背侧照明成像阵列内的两个四晶体管(“4T”)像素 的像素电路301的电路图。所说明的像素电路301为用于实施图2的像素阵列201内的 每一像素的一个可能的像素电路架构。然而，应了解，本发明的实施例不限于4T像素 架构；事实上，得到本发明的益处的所属领域的一般技术人员将理解，本发明教示也可 适用于3T设计、5T设计和各种其它像素架构。

在图8中，像素Pa和Pb布置成两行和一列。每一像素电路301的所说明的实施例 包含光电二极管PD、转移晶体管T1、复位晶体管T2、源极跟随器(“SF”)晶体管T3、 选择晶体管T4和存储电容器C1。在操作期间，转移晶体管T1接收转移信号TX，所述 转移信号TX将光电二极管PD中累积的电荷转移到浮动扩散节点FD。在一个实施例中， 浮动扩散节点FD可耦合到存储电容器以用于临时存储图像电荷。

复位晶体管T2耦合在电源导轨VDD与浮动扩散节点FD之间以在复位信号RST 的控制下使像素复位(例如，将FD和PD放电或充电到预设电压)。浮动扩散节点FD经 耦合以控制SF晶体管T3的栅极。SF晶体管T3耦合在电源导轨VDD与选择晶体管T4 之间。SF晶体管T3作为源极跟随器操作，其提供到浮动扩散FD的高阻抗连接。最后， 选择晶体管T4在选择信号SEL的控制下选择性地将像素电路300的输出耦合到读出列 线。

在一个实施例中，TX信号、RST信号和SEL信号由控制电路221产生。在其中像 素阵列206以全局快门操作的实施例中，全局快门信号耦合到整个像素阵列206中的每 一转移晶体管T1的栅极以同时开始从每一像素的光电二极管PD的电荷转移。或者，滚 动快门信号可施加到转移晶体管T1的群组。

图9是根据本发明的实施例具有重叠像素电路的背侧照明成像像素401的混合横截 面和电路图。成像像素401是像素阵列206内的像素P1到Pn的一个可能的实施方案。 成像像素401的所说明的实施例包含衬底405、彩色滤光片410、微透镜415、PD区420、 互连扩散区425、像素电路区430、像素电路层435和金属堆叠440。像素电路区430的 所说明的实施例包含4T像素(可用其它像素设计替换)以及安置在扩散阱445上的其它电 路431(例如，增益电路、ADC电路、伽马控制电路、曝光控制电路等)。

浮动扩散物450安置在扩散阱445内且耦合在转移晶体管T1与SF晶体管T3的栅 极之间。金属堆叠440的所说明的实施例包含由金属间电介质层441和443分离的两个 金属层M1和M2。尽管图9仅说明两层金属堆叠，但金属堆叠440可包含用于在像素 阵列206的前侧上路由信号的更多或更少的层。在一个实施例中，钝化或钉扎层470安 置在互连扩散区425上。最后，STI区域隔离成像像素401与邻近像素(未说明)。

如所说明，成像像素401对入射在其半导体裸片的背侧上的光480为光敏的。通过 使用背侧照明传感器，像素电路区430可定位在与光电二极管区420重叠的配置中。换 句话说，像素电路300可放置在互连扩散区425附近以及光电二极管区420与裸片前侧 之间，而不会阻止光480到达光电二极管区420。

通过将像素电路放置在与光电二极管区420重叠的配置中，与并排配置相反，光电 二极管区420不再与像素电路竞争宝贵的裸片占据面积。事实上，像素电路区430可增 大以适应额外或较大组件，而不减损图像传感器的填充因子。本发明的实施例使得能够 将其它电路431(例如，增益控制或ADC(模/数转换器)电路(例如，ADC 305))放置在紧密 接近相应的光电二极管区420处而不减小像素的敏感度。通过在紧密接近每一PD区420 处插入增益控制和ADC电路，电路噪声可减少且噪声抗扰度得以改进，因为PD区420 与额外像素内电路之间的电互连较短。此外，背侧照明配置提供在金属堆叠440内的像 素阵列206的前侧上路由信号的较大灵活性，而不会干扰光480。在一个实施例中，快 门信号在金属堆叠440内路由到像素阵列206内的像素。

在一个实施例中，像素阵列206内的邻近像素的PD区420上方的像素电路区430 可经分组以产生公共裸片占据面积。此公共裸片占据面积可除基本3T、4T、5T等像素 电路外还支持共享电路(或像素间电路)。或者，一些像素可将其PD区420上方的其未 使用的裸片占据面积贡献给需要额外像素电路空间以实现较大或较先进像素内电路的 邻近像素。因此，在一些实施例中，其它电路431可与两个或两个以上PD区420重叠 且甚至可由一个或一个以上像素共享。

在一个实施例中，衬底405用p型掺杂剂掺杂。在此情况下，衬底405和生长于其 上的外延层可称为p衬底。在p型衬底实施例中，扩散阱445为P+阱植入物，而光电二 极管区420、互连扩散区425和浮动扩散物450为n型掺杂。浮动扩散物450用来自扩 散阱445的相反导电类型的掺杂剂掺杂以在扩散阱445内产生p-n结，借此将浮动扩散 物450电隔离。在其中衬底405和其上的外延层为n型的实施例中，扩散阱445也为n 型掺杂，而光电二极管区420、互连扩散区425和浮动扩散物450具有相反p型导电性。

本发明的所说明的实施例的以上描述(包含摘要中描述的内容)不希望为详尽的或将 本发明限于所揭示的精确形式。虽然本文中出于说明性目的描述本发明的特定实施例和 实例，但相关领域的技术人员将认识到，在本发明的范围内各种修改是可能的。

可鉴于以上详细描述对本发明作出这些修改。所附权利要求书中使用的术语不应解 释为将本发明限于本说明书中揭示的特定实施例。事实上，本发明的范围应完全由所附 权利要求书确定，应根据权利要求解释的已确立的原则来解释所附权利要求书。