提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件

摘要

本发明提供了一种提高氮化镓基电子器件可靠性的方法，包括：在氮化镓基电子器件制备过程中，外延生长氮化镓层后，将氟原子掺杂入氮化镓层中，然后在保护气氛中热处理，形成氟掺杂的氮化镓层；在氟掺杂的氮化镓层上外延形成势垒层，继续制备氮化镓基电子器件。与现有技术相比，本发明将氟原子引入氮化镓材料中，由于氟原子可以与氮化镓材料中的原生氢杂质有效结合为缺陷复合体(F‑H复合体)，并且F‑H复合体的结合能非常高，难以在电应力、热应力或者辐照条件下分解，从而提高了氮化镓基电子器件的可靠性；且该方法具有简单、可控性好、可操作性强的优点，易于工业化生产。

说明书

技术领域

本发明属于氮化镓基电子器件技术领域，尤其涉及一种提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件。

背景技术

氮化镓(GaN)具有大禁带宽度、高电子饱和速度、高击穿场强、高电子迁移率、强自发极化和压电极化等优异特性，因此GaN基电子器件在大电流、高功率、高温、高频和高效率的应用中具有很广阔的前景。

但GaN基电子器件在工作过程中，会在电应力或者辐照条件下发生退化。理论和实验研究表明，GaN基电子器件退化的根源在于GaN材料中的原生杂质和缺陷(如氧杂质、镓空位、氮空位等)会和原生氢杂质形成复合体。这些含氢复合体会在热应力、电应力或者辐照条件下发生析氢反应，同时伴随着复合体缺陷价态的变化。从而导致器件电学性质的退化。

发明内容

有鉴于此，本发明要解决的技术问题在于提供一种提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件。

本发明提供了一种提高氮化镓基电子器件可靠性的方法，包括：

在氮化镓基电子器件制备过程中，外延生长氮化镓层后，将氟元素掺杂入氮化镓层中，然后在保护气氛中热处理，形成氟掺杂的氮化镓层；

在氟掺杂的氮化镓层上形成势垒层，继续制备氮化镓基电子器件。

优选的，所述氟掺杂的氮化镓层的厚度为氮化镓层厚度的1/5～1/3。

优选的，所述氟掺杂的氮化镓层中氟原子的浓度为10¹⁵～10¹⁹cm^-3。

优选的，所述氟元素通过四氟化碳等离子体处理、六氟化硫等离子体处理与氟离子注入中的一种或多种掺入氮化镓层中。

优选的，所述四氟化碳等离子体处理时等离子体功率为50～200W，等离子体处理的时间为30～200s。

优选的，所述六氟化硫等离子体处理时等离子体功率为50～200W，等离子体处理的时间为30～200s。

优选的，所述氟离子注入的能量为20～40keV；束流密度为10～20μA/cm²；温度为200℃～400℃；剂量为10¹⁶～10¹⁸cm^-2。

优选的，所述热处理的温度为600℃～900℃；所述热处理的时间为10～30min。

本发明还提供了一种氮化镓基电子器件，包括氮化镓层；所述氮化镓层包括氟掺杂的氮化镓层；所述氟掺杂的氮化镓层上设置有势垒层。

优选的，所述势垒层由氮化铝、氮化硼、铝镓氮合金、硼铝氮合金、铟铝氮合金及硼铟氮合金中的一种或多种形成。

本发明提供了一种提高氮化镓基电子器件的方法，包括：在氮化镓基电子器件制备过程中，外延生长氮化镓层后，将氟元素掺杂入氮化镓层中，然后在保护气氛中热处理，形成氟掺杂的氮化镓层；在氟掺杂的氮化镓层上外延形成势垒层，继续制备氮化镓基电子器件。与现有技术相比，本发明将氟原子引入氮化镓材料中，由于氟原子可以与氮化镓材料中的原生氢杂质有效结合为缺陷复合体(F-H复合体)，并且F-H复合体的结合能非常高，难以在电应力、热应力或者辐照条件下分解，从而提高了氮化镓基电子器件的可靠性；且该方法具有简单、可控性好、可操作性强的优点，易于工业化生产。

附图说明

图1为本发明实施例1中得到的GaN肖特基二极管的结构示意图；

图2为本发明实施例2中得到的GaN高电子迁移率晶体管的结构示意图；

图3为本发明实施例3中得到的GaN金属绝缘半导体高电子迁移率晶体管的结构示意图。

具体实施方式

下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种提高氮化镓基电子器件可靠性的方法，包括：在氮化镓基电子器件制备过程中，外延生长氮化镓层后，将氟元素掺杂入氮化镓层中，然后在保护气氛中热处理，形成氟掺杂的氮化镓层；在氟掺杂的氮化镓层上外延形成势垒层，继续制备氮化镓基电子器件。

本发明对所有原料的种类并没有特殊的限制，为市售即可。

所述氮化镓基电子器件的制备方法为本领域技术人员熟知的制备方法即可，并无特殊的限制；在本发明中优选在衬底上外延生长氮化镓层；所述衬底为本领域技术人员熟知的衬底即可，并无特殊的限制，本发明中优选为蓝宝石、碳化硅、硅、石英与氮化镓厚膜中的一种或多种。

当所述氮化镓基电子器件包括双异质结时，优选先在衬底上外延生长可与氮化镓形成异质结的半导体层，然后在半导体层上外延生长氮化镓层；所述半导体层为本领域技术人员熟知的可与氮化镓形成异质结的半导体层即可，并无特殊的限制，本发明中优选由III族氮化物及其合金形成，更优选由氮化铝、氮化硼、铝镓氮合金、硼铝氮合金、铟铝氮合金与硼铟氮合金中的一种或多种形成。

外延生长氮化镓层后，将氟元素掺杂入氮化镓层中；所述氟元素掺杂入氮化镓层的方法为本领域技术人员熟知的方法即可，并无特殊的限制，本发明中优选通过四氟化碳等离子体处理、六氟化硫等离子体处理与氟离子注入中的一种或多种掺入氮化镓层中；当采用四氟化碳等离子处理时等离子体功率优选为50～200W，更优选为60～100W；等离子体处理的时间优选为30～200s，更优选为30～100s，再优选为40～80s，再优选为40～60s；当采用六氟化硫等离子体处理时等离子体功率优选为50～200W，更优选为60～100W；等离子体处理的时间优选为30～200s，更优选为30～100s，再优选为40～80s，再优选为40～60s；当采用氟离子注入时，其能量优选为20～40keV，更优选为25～35keV，再优选为30keV；束流密度优选为10～20μA/cm²，更优选为15μA/cm²；氟离子注入的温度优选为200℃～400℃，更优选为250℃～350℃，再优选为300℃；氟离子注入的剂量优选为10¹⁶～10¹⁸cm^-2，更优选为5×10¹⁶～5×10¹⁷cm^-2。

然后在保护气氛中热处理，形成氟掺杂的氮化镓层；所述保护气氛为本领域技术人员熟知的保护气氛即可，并无特殊的限制，本发明中优选为氮气或氩气；所述热处理的温度优选为600℃～900℃，更优选为700℃～900℃，再优选为700℃～850℃，再优选为700℃～800℃；所述热处理的时间优选为10～30min，更优选为15～25min，再优选为15～20min；所述氟掺杂的氮化镓层厚度为氮化镓层厚度的1/5～1/3，更优选为1/5～1/4；所述氟掺杂的氮化镓层的表面氟离子浓度最高，氟掺杂的氮化镓层中氟原子的浓度不超过氮化镓中原生氧杂质的浓度，因此所述氟掺杂的氮化镓层中氟原子的浓度优选为10¹⁵～10¹⁹cm^-3。

在氟掺杂的氮化镓层上外延形成势垒层；所述势垒层为本领域技术人员熟知的势垒层即可，并无特殊的限制，本发明中优选由III族氮化物及其合金形成，更优选由氮化铝、氮化硼、铝镓氮合金、硼铝氮合金、铟铝氮合金与硼铟氮合金中的一种或多种形成；所述形成势垒层的方法为本领域技术人员熟知的方法即可，并无特殊的限制，本发明中优选为外延沉积势垒层。

形成势垒层后，继续制备氮化镓基电子器件，即按照本领域技术人员熟知的步骤制备即可，并无特殊的限制，可直接衬底及势垒层上蒸镀金属，热处理得到电极；也可在势垒层上刻蚀得到电极区域，然后蒸镀金属，热处理得到电极；还可在势垒层上形成介电层，刻蚀出源极、漏极区域，蒸镀金属，热处理形成源极与漏极，然后在介电层上形成钝化层，在钝化层上刻蚀出栅极区域，蒸镀金属，热处理形成栅极；所述介电层为本领域技术人员熟知的介质材料形成即可，并无特殊的限制，本发明中优选由SiO_x、SiN_x、Al₂O₃与HfO₂中的一种或多种形成；所述钝化层为本领域技术人员熟知的介质材料形成即可，并无特殊的限制，本发明中优选由iO_x、SiN_x、Al₂O₃与HfO₂中的一种或多种形成。

本发明将氟原子引入氮化镓材料中，由于氟原子可以与氮化镓材料中的原生氢杂质有效结合为缺陷复合体(F-H复合体)，并且F-H复合体的结合能非常高，难以在电应力、热应力或者辐照条件下分解，从而提高了氮化镓基电子器件的可靠性；且该方法具有简单、可控性好、可操作性强的优点，易于工业化生产。

本发明还提供了一种氮化镓基电子器件，包括氮化镓层；所述氮化镓层包括氟掺杂的氮化镓层；所述氟掺杂的氮化镓层上设置有势垒层。

按照本发明，所述氮化镓基电子器件优选包括衬底；所述衬底为本领域技术人员熟知的衬底即可，并无特殊的限制，本发明中优选为蓝宝石、碳化硅、硅、石英与氮化镓厚膜中的一种或多种。

所述衬底上设置有氮化镓层或者设置有可与氮化镓形成异质结的半导层，然后在所述半导体层上设置有氮化镓层；所述半导体层为本领域技术人员熟知的可与氮化镓形成异质结的半导体层即可，并无特殊的限制，本发明中优选由III族氮化物及其合金形成，更优选由氮化铝、氮化硼、铝镓氮合金、硼铝氮合金、铟铝氮合金与硼铟氮合金中的一种或多种形成。

所述氮化镓层包括氟掺杂的氮化镓层；所述氟掺杂的氮化镓层厚度为氮化镓层厚度的1/5～1/3，更优选为1/5～1/4；所述氟掺杂的氮化镓层的表面氟离子浓度最高，氟掺杂的氮化镓层中氟原子的浓度不超过氮化镓中原生氧杂质的浓度，因此所述氟掺杂的氮化镓层中氟原子的浓度优选为10¹⁵～10¹⁹个/cm³。

所述势垒层为本领域技术人员熟知的势垒层即可，并无特殊的限制，本发明中优选由III族氮化物及其合金形成，更优选由氮化铝、氮化硼、铝镓氮合金、硼铝氮合金、铟铝氮合金与硼铟氮合金中的一种或多种形成。

本发明将氟原子引入氮化镓材料中，由于氟原子会和氢原子形成复合体(F-H复合体)，并且F-H复合体的结合能非常高，难以在电应力、热应力或者辐照条件下分解，从而提高了氮化镓基电子器件的可靠性。

为了进一步说明本发明，以下结合实施例对本发明提供的一种提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件进行详细描述。

以下实施例中所用的试剂均为市售。

实施例1GaN肖特基二极管(SBD)

GaN肖特基二极管的结构示意图如图1所示，其中S为肖特基接触电极，金属合金，形成欧姆接触，优选Ni/Au合金；O为欧姆接触电极，金属合金，形成欧姆接触，优选为Ti/Al/Ni/Au合金。

1.1在蓝宝石衬底外延生长40nm的AlN成核层，接着外延生长1.5μm的未掺杂GaN层。

1.2通过CF₄或SF₆等离子体处理(等离子体功率：60W，处理时间：40s)；或者通过¹⁹F⁺离子注入(能量：20keV，束流密度：15μA/cm²，温度：300℃，剂量：8*10¹⁶cm^-2)，将F原子注入GaN层中。

1.3将1.2中得到的材料在氮气氛围中进行800℃、15min热处理，得到氟掺杂的GaN层。

1.4在氟掺杂的GaN层上外延沉积20nm的AlGaN势垒层。

1.5通过热蒸发蒸镀金属，随后热处理，形成合金肖特基接触与欧姆接触。

比较例1

制备方法同实施例1，只是省略步骤1.2与1.3直接在氮化镓层上外延沉积势垒层。

对实施例1与比较例1中得到的GaN肖特基二极管的性能进行检测，检测方法与结果如下。

电应力可靠性测试方法：反向电应力：步进应力从-5V扫描到-15V，步长为2.5V，每个电压的持续时间为1200s。

电应力可靠性表征：比较例1中得到的GaN肖特基二极管在电应力下，漏电流逐渐增大，并且伴有噪音；实施例1中得到的GaN肖特基二极管在相同的电应力下，器件漏电流保持不变，同时没有噪音出现。

热应力：200℃，5h。

热应力可靠性表征：比较例1中得到的GaN肖特基二极管在热应力下，肖特基势垒增大10％，理想因子减小5％，正向电流增大13％；实施例1中得到的GaN肖特基二极管在相同的热应力条件下，肖特基势垒增大4％，理想因子减小2％，正向电流增大7％，与比较例相比，GaN肖特基二极管在热应力下的可靠性得到显著提高。

γ射线辐照：⁶⁰Co源辐照；辐照剂量3×10⁷rad。

γ射线辐照可靠性表征：比较例1中得到的SBD器件，在γ射线辐照下，肖特基势垒增大6％，理想因子减小3％，正向电流增大8％；实施例1中得到的SBD器件，在相同辐照条件下，肖特基势垒增大3％，理想因子减小2％，正向电流增大5％，与比较例相比，GaN肖特基二极管在辐照条件下的可靠性得到显著提高。。

实施例2GaN高电子迁移率晶体管(HEMT)

GaN高电子迁移率晶体管的结构示意图如图2所示，其中S为源极，金属合金，形成欧姆接触，优选为Ti、Al、Ni与Au中的一种或多种；D为漏极，金属合金，形成欧姆接触，优选为Ti、Al、Ni与Au中的一种或多种；G为栅极，金属合金，形成肖特基接触，优选为Ni/Au合金。

2.1在Si衬底上依次外延生长15nm的AlN结晶层及1.2μm的未掺杂GaN层。

2.2通过CF₄或SF₆等离子体处理(等离子体功率：80W，处理时间：60s)；或者通过¹⁹F⁺离子注入(能量：30kev,束流密度：15μA/cm²，温度：300℃，剂量：1*10¹⁷cm^-2)，将F原子注入GaN层中。

2.3对含有F原子的GaN材料进行700℃、15min的Ar气氛热处理。

2.4外延沉积8nm未掺杂的AlGaN势垒层。

2.5通过感应耦合等离子体刻蚀出栅极、源极、漏极区域，通过热蒸发蒸镀金属，在本例中，源极、漏极为Ti/Al/Ni/Au(30/140/30/60nm)；栅极为Ni/Au(120/60nm)合金。随后热处理，形成合金栅极、源极、漏极。

比较例2

制备方法同实施例2，只是省略步骤2.2与2.3直接在氮化镓层上外延沉积势垒层。

对实施例2与比较例2中得到的GaN高电子迁移率晶体管的性能进行检测，检测方法与结果如下。

电应力可靠性测试

方法：开态电应力：V_gs＝0V，V_ds＝30V；关态电应力：V_gs＝-5V,V_ds＝30V。

表征：比较例2中得到的HEMT器件，在电应力下，阈值电压漂移0.8V，最大饱和电流降低18％，跨导降低20％；实施例2中得到的HEMT器件，在相同的电应力下，阈值电压漂移0.2V，最大饱和电流降低9％，跨导降低10％，与比较例相比，GaN HEMT在电应力下的可靠性显著提高。

热应力：150℃，8h。

热应力可靠性表征：比较例2中得到的HEMT器件，在热应力下，阈值电压漂移0.5V，最大饱和电流降低12％，跨导降低17％；实施例2中得到的HEMT器件在相同热应力下，阈值电压漂移0.1V，最大饱和电流降低7％，跨导降低9％，与比较例相比，GaN HEMT在热应力下的可靠性明显提高。

质子辐照：能量2MeV,通量10¹⁶cm^-2。

质子辐照可靠性表征：比较例2中得到的HEMT器件，在质子辐照下，阈值电压漂移0.6V，最大饱和电流降低14％，跨导降低18％；实施例2中得到的HEMT器件，在相同质子辐照下，阈值电压漂移0.2V，最大饱和电流降低5％，跨导降低8％，与比较例相比，GaN HEMT在质子辐照下的可靠性明显提高。

实施例3GaN金属绝缘半导体高电子迁移率晶体管(MIS HEMT)

GaN金属绝缘半导体高电子迁移率晶体管的结构示意图如图3所示，其中S为源极，金属合金，形成欧姆接触，优选为Ti、Al、Ni与Au中的一种或多种；D为漏极，金属合金，形成欧姆接触，优选为Ti、Al、Ni与Au中的一种或多种；G为栅极，金属合金，形成肖特基基础，优选为Ni/Au合金

3.1在Si衬底上依次外延生长10nm的AlN结晶层、15nm的SiN掩膜层及1μm的未掺杂GaN层。

3.2通过CF₄或SF₆等离子体处理(等离子体功率：100W，处理时间：60s)；或者通过¹⁹F⁺离子注入(能量：35kev,束流密度：15μA/cm²，温度：300℃，剂量：5*10¹⁷cm^-2)，将F原子注入GaN层中。

3.3对含有F原子的GaN材料进行750℃、15min的N₂气氛热处理。

3.4外延沉积15nm的InAlN势垒层。

3.5通过感应耦合等离子体刻蚀出源极、漏极区域。

3.6通过热蒸发蒸镀金属，随后热处理，形成合金源极、漏极。在本例中，我们采用Ti/Al/Ni/Au(20/150/50/80nm)作为源极和漏极。

3.7通过化学气相沉积制备50nm的SiN_x钝化层。

3.8通过电子束光刻，刻蚀出栅极区域，通过热蒸发蒸镀Ni/Au合金(150/80nm)，随后热处理，形成合金栅极。

比较例3

制备方法同实施例3，只是省略步骤3.2与3.3直接在氮化镓层上外延沉积势垒层。

对实施例3与比较例3中得到的MIS HEMT的性能进行检测，检测方法与结果如下。

电应力可靠性测试

方法：开态电应力：V_gs＝0V，V_ds＝40V；关态电应力：V_gs＝-7V,V_ds＝40V。

表征：比较例3中得到的MIS HEMT器件，在电应力下，阈值电压漂移0.6V，最大饱和电流降低13％，跨导降低17％；实施例3中得到的MIS HEMT器件，在相同的电应力下，阈值电压漂移0.2V，最大饱和电流降低5％，跨导降低8％，与比较例相比，GaN MIS HEMT在电应力下的可靠性得到了显著提升。

热应力：200℃，10h。

热应力可靠性表征：对于比较例3中得到的MIS HEMT器件，在热应力下，阈值电压漂移0.7V，最大饱和电流降低17％，跨导降低19％；实施例3中得到的MIS HEMT器件在相同热应力下，阈值电压漂移0.3V，最大饱和电流降低6％，跨导降低9％，与比较例相比，GaNMIS HEMT在热应力下的可靠性得到了显著提升。

电子辐照：能量10MeV，通量5*10¹⁶cm^-2。

电子辐照可靠性表征：对于比较例3中得到的MIS HEMT器件，在电子辐照下，阈值电压漂移0.9V，最大饱和电流降低20％，跨导降低20％；实施例3中得到的MIS HEMT器件在相同电子辐照下，阈值电压漂移0.2V，最大饱和电流降低7％，跨导降低8％，与比较例相比，GaN MIS HEMT在电子辐照下的可靠性得到了显著提升。