机译:基于通道晶体管的上拉/下拉插入技术,用于CMOS VLSI电路中的泄漏功率优化
机译:通过晶体管重新排序来优化数字CMOS VLSI电路的延迟
机译:用于优化模拟CMOS电路的晶体管尺寸确定工具:TSOp
机译:CMOS VLSI电路晶体管尺寸优化的随机方法
机译:具有碳纳米管晶体管技术的高性能,低功耗和紧凑型CMOS VLSI电路
机译:基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
机译:ASAP:晶体管尺寸确定工具,用于静态CMOS电路的速度,面积和功率优化