首页> 外文OA文献 >Power Efficient Instruction Caches for Embedded Systems

【2h】

Power Efficient Instruction Caches for Embedded Systems

机译：嵌入式系统的高效指令缓存

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Dinesh C. Suresh; Walid A. Najjar; Jun Yang;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Linked instruction caches for enhancing power efficiency of embedded systems [J] . Chang-Jung Ku, Ching-Wen Chen, An Hsia, Microprocessors and microsystems . 2014,第3期

机译：链接指令高速缓存，可提高嵌入式系统的电源效率
2. An on-chip instruction cache design with one-bit tag for low-power embedded systems [J] . Ji Gu, Hui Guo, Patrick Li Microprocessors and microsystems . 2011,第4期

机译：用于低功耗嵌入式系统的带一位标签的片上指令高速缓存设计
3. Optimizing CAM-based instruction cache designs for low-power embedded systems [J] . Aragon JL, Veidenbaum AV Journal of systems architecture . 2008,第12期

机译：针对低功耗嵌入式系统优化基于CAM的指令缓存设计
4. Power Efficient Instruction Caches for Embedded Systems [C] . Dinesh C. Suresh, Walid A. Najjar, Jun Yang International Workshop on Embedded Computer Systems: Architectures, Modeling, and Simulation(SAMOS 2005) . 2005

机译：用于嵌入式系统的功率高效指令缓存
5. Multi-objective Application-specific Instruction set Processor Design: Towards High Performance, Energy-efficient, and Secure Embedded Systems. [D] . Lin, Hai. 2011

机译：多目标专用指令集处理器设计：朝着高性能，节能和安全的嵌入式系统发展。
6. Reducing the WCET and analysis time of systems with simple lockable instruction caches [O] . Alba Pedro-Zapater, Juan Segarra, Rubén Gran Tejero, 2020

机译：用简单的可锁定指令缓存减少WCET和分析时间
7. Tiny Instruction Caches for Low Power Embedded Systems [O] . Ann Gordon-Ross, Susan Cotterell, Frank Vahid 2003

机译：低功耗嵌入式系统的微型指令缓存

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号