首页> 外文OA文献 >Array-based architecture for FET-based, nanoscale electronics
【2h】

Array-based architecture for FET-based, nanoscale electronics

机译:基于阵列的基于FET的架构纳米级电子

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

Advances in our basic scientific understanding at the molecular and atomic level place us on the verge of engineering designer structures with key features at the single nanometer scale. This offers us the opportunity to design computing systems at what may be the ultimate limits on device size. At this scale, we are faced with new challenges and a new cost structure which motivates different computing architectures than we found efficient and appropriate in conventional very large scale integration (VLSI). We sketch a basic architecture for nanoscale electronics based on carbon nanotubes, silicon nanowires, and nano-scale FETs. This architecture can provide universal logic functionality with all logic and signal restoration operating at the nanoscale. The key properties of this architecture are its minimalism, defect tolerance, and compatibility with emerging bottom-up nanoscale fabrication techniques. The architecture further supports micro-to-nanoscale interfacing for communication with conventional integrated circuits and bootstrap loading.
机译:我们在分子和原子水平上的基本科学理解的进步,使我们处于具有单纳米级关键特征的工程设计人员结构的边缘。这为我们提供了设计计算系统的机会,而这可能是设备尺寸的最终限制。在这种规模下,我们面临着新的挑战和新的成本结构,这种结构所激发的动机与我们在常规超大规模集成(VLSI)中发现的高效且适当的方法不同。我们绘制了基于碳纳米管,硅纳米线和纳米级FET的纳米级电子产品的基本架构。这种架构可以提供通用逻辑功能,所有逻辑和信号恢复都可以在纳米级进行。该架构的关键特性是其极简主义,缺陷容忍度以及与新兴的自下而上的纳米级制造技术的兼容性。该体系结构还支持微纳尺度的接口,以便与常规集成电路进行通信并引导加载。

著录项

  • 作者

    A. DeHon;

  • 作者单位
  • 年度 2003
  • 总页数
  • 原文格式 PDF
  • 正文语种 {"code":"en","name":"english","id":9}
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号