首页> 外文OA文献 >VHDL Implementation of Fast Multiplier based on Vedic Mathematic using Modified Square Root Carry Select Adder
【2h】

VHDL Implementation of Fast Multiplier based on Vedic Mathematic using Modified Square Root Carry Select Adder

机译:VEDIC Mathematic使用修改方块携带选择加法器的VHDL实现快速乘法器

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

著录项

  • 作者

    Heena Goyal; Shamim Akhter;

  • 作者单位
  • 年度 2015
  • 总页数
  • 原文格式 PDF
  • 正文语种
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号