用VHDL设计快速BCD码加法器

摘要

介绍了一种多位 BCD码快速加法器的设计方法 ,并给出了 3位 BCD码加法器的 VHDL源程序和在 Foundation Series 3.1 i环境中的模拟结果。