机译:使用VHDL的带进位超前加法器的32位乘法器和带纹波加法器的32位乘法器的性能分析|德州仪器TI.com.cn科学出版物
机译:使用快速加法器设计面积和速度有效的平方根进位选择加法器
机译:使用VHDL的带有进位选择加法器的64位带符号乘法器的性能分析
机译:展位倍增器设计使用修改的方形根携带选择加法器
机译:高速条件进位选择加法器的仿真与分析。
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
机译:VEDIC Mathematic使用修改方块携带选择加法器的VHDL实现快速乘法器