首页> 外文OA文献 >A small fully digital open-loop clock and data recovery circuit for wired BANs

【2h】

A small fully digital open-loop clock and data recovery circuit for wired BANs

机译：用于有线禁止的小型全数字开环时钟和数据恢复电路

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Fardin Derogarian; João Canas Ferreira; Vítor Grade Tavares;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A small fully digital open-loop clock and data recovery circuit for wired BANs [J] . Derogarian Fardin, Ferreira Joao Canas, Tavares Vitor Grade International journal of circuit theory and applications . 2016,第3期

机译：用于有线BAN的小型全数字开环时钟和数据恢复电路
2. A 2.5-Gb/s Multi-Rate 0.25-$mu$m CMOS Clock and Data Recovery Circuit Utilizing a Hybrid Analog/Digital Loop Filter and All-Digital Referenceless Frequency Acquisition [J] . Perrott M.H., Yunteng Huang, Baird R.T., IEEE Journal of Solid-State Circuits . 2006,第12期

机译：利用混合模拟/数字环路滤波器和全数字无参考频率采集的2.5 Gb / s多速率0.25-μmCMOS时钟和数据恢复电路
3. A 2.5-Gb/s Multi-Rate 0.25-$mu$m CMOS Clock and Data Recovery Circuit Utilizing a Hybrid Analog/Digital Loop Filter and All-Digital Referenceless Frequency Acquisition [J] . Perrott M. H., Huang Y., Baird R. T., IEEE Journal of Solid-State Circuits . 2006,第期

机译：利用混合模拟/数字环路滤波器和全数字无参考频率采集的2.5 Gb / s多速率0.25-μmCMOS时钟和数据恢复电路
4. A 3.0 Gb/s clock data recovery circuits based on digital DLL for clock-embedded display interface [C] . Kwon Jae-Wook, Jin Xuefan, Hwang Gyoo-Cheol, 2012 Proceedings of the ESSCIRC. . 2012

机译：基于数字DLL的3.0 Gb / s时钟数据恢复电路，用于时钟嵌入式显示接口
5. Power and Timing Driven Optimal Gate, Clock Buffer and Clock Wire Sizing in High Performance Digital Integrated Circuits [D] . Farshidi, Amin. 2016

机译：功率和定时驱动最佳栅极，时钟缓冲器和时钟线寸在高性能数字集成电路中尺寸
6. Divisive and non-monotonic gain control in open-loop neural circuits [O] . Jorge F Mejias, Alexandre Payeur, Erik Selin, 2013

机译：开环神经电路中的除法和非单调增益控制
7. Analyse und Entwurf von Hochbitratigen Clock-and-Data-Recovery Schaltungen in CMOS-Technologie [Analysis and design of high-bitrate Clock-and-Data-Recovery circuits in CMOS technology] [O] . Bremer, J.-K., Zemko, C., Schmackers, J., 2007

机译：CMOS技术中的时钟和数据恢复Schaltungen分析和封装[CMOS技术中的高比特率时钟和数据恢复电路的分析和设计]
8. Digital Model for Level-Clocked Circuitry. [R] . Ishii, A. T. 1989

机译：电平时钟电路的数字模型。

A small fully digital open-loop clock and data recovery circuit for wired BANs

著录项

引文网络

相似文献

相关主题

期刊订阅