Clocks; Synchronism; Fault tolerance; Algorithms; Design analysis; Proving;
机译:存在恶意故障时同步容错时钟
机译:基于通行证分离技术的可能正确的硬件编译工具
机译:控制器局域网的正交,容错和高精度时钟同步
机译:容错时钟同步电路的经过验证的正确设计
机译:大型多计算机的基于星形的互连网络和容错时钟同步。
机译:严格建模自稳定的容错电路:片上系统的超鲁棒时钟方案
机译:一种可超出容错时钟同步电路的正确设计
机译:一种可证明正确的容错时钟同步技术的调查